第25講自下而上層次原理圖設(shè)計_第1頁
第25講自下而上層次原理圖設(shè)計_第2頁
第25講自下而上層次原理圖設(shè)計_第3頁
第25講自下而上層次原理圖設(shè)計_第4頁
第25講自下而上層次原理圖設(shè)計_第5頁
已閱讀5頁,還剩10頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

第25講自下而上層次原理圖設(shè)計11.1.2自下而上的層次電路圖設(shè)計

AltiumDesigner還支持傳統(tǒng)的自下而上的層次電路圖設(shè)計方法,本節(jié)將采用圖11-2所示的子圖3、子圖4、子圖5,練習(xí)自下而上的設(shè)計方法,為電機驅(qū)動電路添加電源。1.完成各個子電路圖(如:sub3.schdoc、sub4.schdoc、sub5.schdoc),并在各子電路圖中放置連接電路的輸入/輸出端口,(1)啟動AltiumDesigner,打開上一節(jié)中創(chuàng)建的上層原理圖文件“Main_top.SchDoc”。(2)單擊主菜單“File”→“New”→“Schematic”命令新建一個默認(rèn)名稱為“Sheet1.SchDoc”的空白原理圖文檔。將它另存為“Sub3.SchDoc”(如圖11-19所示)。圖11-19新建Sub3.SchDoc(3)在“Sub3.SchDoc”原理圖文檔中繪制如圖11-20所示的電路。圖11-20子圖3(Sub3.SchDoc)(4)在“Sub3.SchDoc”電路圖中放置與其它電路圖連接的輸入/輸出端口,鼠標(biāo)單擊工具欄中按鈕“

”(或在主菜單欄選“Place”→“Port”),鼠標(biāo)上“懸浮”著一個端口,按TAB鍵彈出“PortProperties”對話框,如圖11-21所示,在“Name”編輯框輸入端口的名字:“IN_5”,“I/OType”編輯框選擇“Unspecified”,按OK按鈕,在需要的位置放置端口即可。圖11-21PortProperties對話框(5)按步驟(4)放置端口:+5V、SGND、S5,這3個端口的I/OType都選擇“Unspecified”。放置完端口的電路圖如圖11-22所示。圖11-22放置端口的電路圖2.從下層原理圖產(chǎn)生上層方塊圖(1)如果沒有上層電路圖文檔,就要產(chǎn)生一張電路圖文檔。方法:單擊主菜單“File”→“New”→“Schematic”命令新電路圖文檔。在本例中,已有主電路圖文檔“Main_top.SchDoc”,所以用步驟(2),打開它即可。(2)單擊“Projects”工作面板中“Main_top.SchDoc”文件的名稱,在工作區(qū)打開該文件。注意:一定要打開該文件,并在打開該文件的窗口下,執(zhí)行步驟(3)。(3)在主菜單中選擇“Design”→“CreatSheetSymbolFromSheetorHDL”命令,打開如圖11-23所示的“ChooseDocumenttoPlace”對話框。圖11-23“ChooseDocumenttoPlace”對話框(4)在“ChooseDocumenttoPlace”對話框中選擇“sub3.SchDoc”文件,單擊“OK”按鈕,回到“Main_top.SchDoc”窗口中,鼠標(biāo)處“懸浮”著一個方塊圖,如圖11-24所示,在適當(dāng)?shù)奈恢?,按鼠?biāo)左鍵,把方塊圖放置好(如圖11-25所示)。圖11-24鼠標(biāo)處“懸浮”的方塊圖符號圖11-25放置好的方塊圖符號3.重復(fù)以上步驟完成子圖4(Sub4.SchDoc)及子圖4的方塊圖,完成子圖5(Sub5.SchDoc)及子圖5的方塊圖。4.完成后的子圖4(Sub4.SchDoc),子圖5(Sub5.SchDoc)的電路圖如圖11-26,11-27所示。圖11-26子圖4(Sub4.SchDoc)圖11-27子圖5(Sub5.SchDoc)5.完成子圖3、子圖4、子圖5的方塊圖,如圖11-28所示。圖11-28上層方塊庫6.再看圖11-2,還有子圖6的沒有完成,子圖6即可用自上而下的方法完成,也可以用自下而上的方法完成。(1)如果用自下而上的方法,放置完電路輸入輸出的端口的電路如圖11-29所示。(2)單擊“Projects”工作面板中“Main_top.SchDoc”文件的名稱,在工作區(qū)打開該文件,在主菜單中選擇“Design”→“CreatSheetSymbolFromSheetorHDL”命令,打開“ChooseDocumenttoPlace”對話框。選擇“Sub6.SchDoc”文件,然后按OK按鈕,即鼠標(biāo)處“懸浮”著一個子圖6的方塊圖。在“Main_top.SchDoc”中的合適位置,按鼠標(biāo)左鍵,放置好方塊圖。放置好6個方塊圖的“Main_top.SchDoc”電路如圖11-30所示。圖11-29子圖6(Sub6.SchDoc)圖11-30放置完6個方塊圖的Main_top.SchDoc上層原理圖7.在主電路圖(Main_top.SchDoc)內(nèi)連線,在連線過程中,可以用鼠標(biāo)移動方塊圖內(nèi)的端口(端口可以在方塊圖的上下左右四個邊上移動),也可改變方塊圖的大小,完成后的主電路圖(Main_top.SchDoc)如圖11-31所示。圖11-31繪制完成的上層方塊圖8.檢查是否同步,也就是方塊圖入口與端口之間是否匹配,選擇菜單“Design”→“SynchronizeSheetEntriesandPorts”命令,如果方塊圖入口與端口之間匹配,則顯示對話框“SynchronizePortstoSheetEntriesIn層次原理圖設(shè)計.PrjPCB”,告知“AllSheetsymbolsarematched”,如圖10-32所示。圖10-32顯示方塊圖入口與端口之間匹配9.選擇“File”→“SaveAll”命令,保存項目中的所有文件。至此,采用自上而下、自下而上的層次設(shè)計方法設(shè)計電機驅(qū)動電路過程結(jié)束。圖11-2所示的電路原理圖,可以用圖11-3

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論