DSP 開發(fā)與原理 第1章-1

課程安排:

講課:18學(xué)時(shí)實(shí)驗(yàn):12學(xué)時(shí)DSP原理及應(yīng)用

第一章高速數(shù)字信號處理器（DSP）概述

Microprocessor(μP):一個(gè)多IC處理系統(tǒng)的核心器件2種基本的結(jié)構(gòu):?VonNeumann“-馮.諾依曼?Harvard“–哈弗?VonNeumann“:數(shù)據(jù)、代碼共享內(nèi)存空間數(shù)據(jù)、代碼共享內(nèi)存總線Example:Intel‘sx86PentiumProcessorfamily?Harvard“:數(shù)據(jù)、代碼獨(dú)立存儲空間數(shù)據(jù)、代碼獨(dú)立存儲總線第一部分TMS320系列芯片和系統(tǒng)

SOC-微控制器(μC)

用來實(shí)現(xiàn)實(shí)時(shí)控制的核以及輸入輸出接口都集成在片上確保在嵌入式應(yīng)用中的高的性價(jià)比幾乎能滿足各類電子產(chǎn)品對運(yùn)算能力和外設(shè)的要求2種μP–結(jié)構(gòu)(VonNeumann和Harvard)廣泛應(yīng)用于MicrocontrollersDSP-數(shù)字信號處理器

類似于微處理器(μp..),一個(gè)計(jì)算系統(tǒng)的核額外的用來加速復(fù)雜運(yùn)算的外設(shè):硬件乘法器(MPY)算術(shù)運(yùn)算單元(ALU)多總線訪問機(jī)制實(shí)現(xiàn)2n

次乘法/加法運(yùn)算的硬件移位寄存器數(shù)字信號控制器(DSC)μC:帶有一個(gè)微處理器（μP）作為運(yùn)算單元的單芯片微型計(jì)算機(jī)DSC:帶有一個(gè)數(shù)字信號處理器（DSP）作為運(yùn)算單元的單芯片微型計(jì)算機(jī)結(jié)合DSP優(yōu)越的運(yùn)算能力以及獨(dú)立數(shù)據(jù)、程序存儲結(jié)構(gòu)和外設(shè)，得到最高效的海量運(yùn)算嵌入式實(shí)時(shí)控制解決方案DSC–Example:TiC2000系列DSP2.DSP的主要特點(diǎn) 優(yōu)點(diǎn)：大規(guī)模集成性 穩(wěn)定性好，精度高 可編程性 高速性能 可嵌入性 接口和集成方便缺點(diǎn)：成本較高，高頻時(shí)鐘的高頻干擾，功率消耗較大等

3.DSP芯片的主要應(yīng)用硬件實(shí)現(xiàn)非實(shí)時(shí)的數(shù)字信號處理高速實(shí)時(shí)數(shù)字信號處理高速實(shí)時(shí)數(shù)字控制DSP芯片的主要應(yīng)用領(lǐng)域4.DSP芯片介紹

4.1DSP芯片的分類

4.2DSP芯片的性能指標(biāo) 指令周期：執(zhí)行一條指令的時(shí)間，如TI5402－100為10ns；

MAC時(shí)間：即乘加時(shí)間，一般為指令周期；

FFT時(shí)間：信號處理的重要指標(biāo)；

MFLOPS：百萬次浮點(diǎn)操作/秒，包括浮點(diǎn)運(yùn)算和存儲等操作 如TMS320C67xx可達(dá)1GFLOPS峰值性能；

MOPS：百萬次操作/秒，用于對DSP的綜合描述，包括地址計(jì)算、

DMA訪問、數(shù)據(jù)傳輸、I/O操作等；

MIPS：百萬條指令/秒；

MBPS：百萬位/秒，用于衡量DSP的數(shù)據(jù)傳輸能力。 芯片價(jià)格（包括配件），硬件資源，開發(fā)工具，功耗，封裝形式等因素。4.4DSP發(fā)展歷史和主要的供應(yīng)商 第一片DSP是1978年由AMI公司發(fā)布的S2811;

第一片具有乘法器的DSP是NEC公司的PD7720；

最成功的DSP為TI公司的五代產(chǎn)品和三大系列，市場分額達(dá)到50％；

AD公司的ADSP2101，ADSP2111,ADSP2171,ADSP21000等系列；Motolora公司的MC56001，MC96002等。 完成乘加操作的時(shí)間下降到10ns以下， 乘法部件占模片區(qū)從40％下降到5％， 引腳數(shù)從64增加到200以上， 重量和體積大大下降， 采用低電壓，功耗大大下降。5.TMS320系列DSP芯片介紹

5.1TMS320系列主要芯片發(fā)展

5.2TMS320系列主要芯片一覽表

5.3TMS320系列部分芯片介紹5.3.1TMS320C2xx包括C20x和C24X兩個(gè)系列處理能力強(qiáng)，指令周期為25ns片內(nèi)含有較大的閃存，成本低，體積小功耗低。3.3V工作時(shí)，每個(gè)MIPS消耗1.1mA資源配置靈活，為數(shù)字控制系統(tǒng)進(jìn)行了優(yōu)化設(shè)計(jì)5.3.2TMS320C54x

為無線通訊用的高性能價(jià)格比的芯片。運(yùn)算速度快，達(dá)到10ns優(yōu)化的CPU結(jié)構(gòu)。1個(gè)算術(shù)邏輯單元、2個(gè)累加器、2個(gè)加法器、1個(gè)乘法器和桶型移位器低功耗，可工作在1.8V智能外設(shè)，除標(biāo)準(zhǔn)的串行口和時(shí)分復(fù)用串行口外，還含有自動緩存串行口（2kbuffer)和外部處理器并行口HPI

5.3.3TMS320C4x

并行浮點(diǎn)處理器。275mops,320Mbyte/s數(shù)據(jù)吞吐量6個(gè)高速通訊接口6個(gè)DMA通道分開的數(shù)據(jù)和地址總線，16G連續(xù)的程序和數(shù)據(jù)存儲空間片內(nèi)分析模塊支持高效的并行處理調(diào)試片內(nèi)程序高速緩沖存儲器 5.3.4TMS320C62x

TI公司1997年開發(fā)的新型定點(diǎn)DSP芯片，用于無線基站，無線PDA，Modem,GPS等。速度快，指令周期為5ns，運(yùn)算能力為1600MIPS內(nèi)部結(jié)構(gòu)不同，同時(shí)集成有2個(gè)乘法器和6個(gè)算術(shù)運(yùn)算單元，一個(gè)周期內(nèi)可執(zhí)行8條32bit指令使用超長指令集，在一個(gè)周期內(nèi)可并行執(zhí)行幾個(gè)指令大容量片內(nèi)存儲器（片內(nèi)有512K程序和數(shù)據(jù)存儲器）和大范圍尋址空間多種外設(shè)，4個(gè)DMA，2個(gè)多通道緩存串口，2個(gè)計(jì)時(shí)器5.3.5TMS320C8x

多處理器DSP芯片，用于多媒體，視頻圖象，保密和雷達(dá)等。4個(gè)并行DSP芯片，可并行和單獨(dú)執(zhí)行，都由高速Cashe和專用數(shù)據(jù)RAM；通過傳輸控制器實(shí)現(xiàn)400M/s的數(shù)據(jù)傳輸；含有32位的RISC主控制器，用以實(shí)現(xiàn)高效C語言和作為操作系統(tǒng)的平臺存儲器Crossbar結(jié)構(gòu)，將50K的SRAM分成小塊，通過Crossbar開關(guān)機(jī)構(gòu)實(shí)現(xiàn)并行訪問，速度高達(dá)4.5GByte/s視頻控制器，用于任何捕獲和顯示的組合中6DSP硬件設(shè)計(jì)若干問題6.1復(fù)位電路 通過電容緩沖，使得系統(tǒng)復(fù)位信號/RS保持至少3個(gè)周期； 增加監(jiān)視自動復(fù)位電路（Watchdog)6.2狀態(tài)等待電路 可軟件實(shí)現(xiàn)狀態(tài)等待； 硬件實(shí)現(xiàn)時(shí)，可以通過查詢方式，將片選信號和READY相連；6.3存儲器接口 需要時(shí)加入狀態(tài)等待； 利用/PS,/DS等信號實(shí)現(xiàn)8位或16位存儲器的片選6.4DMA通信 當(dāng)HOLD信號為高時(shí)，DSP放棄對總線的控制，有外部設(shè)備直接對存儲器進(jìn)行讀寫操作，實(shí)現(xiàn)快速內(nèi)存訪問6.5電源電路 通過專用芯片實(shí)現(xiàn)雙電壓供電