數(shù)字電路第3章(組合邏輯電路的分析和設計)

第3章組合邏輯電路的分析與設計學習要點：組合邏輯電路的分析和設計競爭冒險的產(chǎn)生和消除編碼器、譯碼器、加法器等中規(guī)模集成電路的邏輯功能和使用方法

組合邏輯電路的分析與設計方法3.1組合邏輯電路的分析方法3.2組合邏輯電路的設計方法3.3組合邏輯電路中的競爭冒險組合電路：輸出僅由輸入決定，與電路當前狀態(tài)無關；電路結構中無反饋環(huán)路（無記憶）分析：已知邏輯電路，通過數(shù)字邏輯的方法，推斷電路的邏輯功能。設計：根據(jù)實際邏輯問題（控制要求），設計出滿足要求的最簡的邏輯電路圖。3.1組合邏輯電路的分析方法邏輯圖邏輯表達式11最簡與或表達式化簡22從輸入到輸出逐級寫出最簡與或表達式3真值表34電路的邏輯功能當輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。4邏輯圖邏輯表達式例：最簡與或表達式真值表用與非門實現(xiàn)電路的輸出Y只與輸入A、B有關，而與輸入C無關。Y和A、B的邏輯關系為：A、B中只要一個為0，Y=1；A、B全為1時，Y=0。所以Y和A、B的邏輯關系為與非運算的關系。電路的邏輯功能(1)由邏輯圖寫出各輸出端的邏輯表達式；(2)化簡和變換邏輯表達式；(3)列出真值表；(4)根據(jù)真值表或邏輯表達式，經(jīng)分析最后確定其功能。組合邏輯電路的分析方法組合邏輯電路的設計一般應以電路簡單、所用器件最少為目標，并盡量減少所用集成器件的種類，因此在設計過程中要用到前面介紹的代數(shù)法和卡諾圖法來化簡或轉換邏輯函數(shù)3.2組合邏輯電路的設計方法組合電路的一般設計方法一般步驟:(1)由實際邏輯問題列出真值表;(2)由真值表寫出邏輯表達式;(3)化簡、變換輸出邏輯表達式；(4)畫出邏輯圖。真值表電路功能描述例1：設計一個樓上、樓下開關的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關打開電燈，上樓后，用樓上開關關滅電燈；或者在下樓前，用樓上開關打開電燈，下樓后，用樓下開關關滅電燈。設樓上開關為A，樓下開關為B，燈泡為Y。并設A、B閉合時為1，斷開時為0；燈亮時Y為1，燈滅時Y為0。根據(jù)邏輯要求列出真值表。1窮舉法12邏輯表達式或卡諾圖最簡與或表達式化簡32已為最簡與或表達式4邏輯變換5邏輯電路圖用與非門實現(xiàn)用異或門實現(xiàn)例2設計一個三人表決電路，結果按“少數(shù)服從多數(shù)”的原則決定。解：(1)根據(jù)設計要求建立該邏輯函數(shù)的真值表A

B

CY00000101001110010111011100010111(2)由真值表寫出邏輯表達式：

(3)化簡（用卡諾圖）：(4)畫出邏輯圖（圖a） 如果要求用與非門實現(xiàn)該邏輯電路，就應將表達式轉換成與非－與非表達式： 邏輯圖為圖b所示。ab例3設計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀態(tài)，發(fā)出報警信號，提醒有關人員修理。[解]

⒈邏輯抽象輸入變量：1--亮0--滅輸出變量：R（紅）Y（黃）G（綠）Z（有無故障）1--有0--無⒉列真值表RYGZ00000101001110010111011110010111

⒊卡諾圖化簡RYG01000111101111⒉列真值表RYGZ000001010011100101110111100101111⒋畫邏輯圖例4設計一個電話機信號控制電路。電路有I0（火警）、I1（盜警）和I2（日常業(yè)務）三種輸入信號，通過排隊電路分別從Y0、Y1、Y2輸出，在同一時間只能有一個信號通過。如果同時有兩個以上信號出現(xiàn)時，應首先接通火警信號，其次為盜警信號，最后是日常業(yè)務信號。試按照上述輕重緩急設計該信號控制電路。要求用集成門電路7400（每片含4個2輸入端與非門）實現(xiàn)。

解：(1)列真值表：對于輸入，設有信號為邏輯“1”；沒信號為邏輯“0”。對于輸出，設允許通過為邏輯“1”；不設允許通過為邏輯“0”。

根據(jù)題意，列真值表：I0I1I2Y0Y1Y2000000001001010010011010100100101100110100111100I0I1I2Y0Y1Y200000000100101×0101××100組合電路I0I1I2Y0Y1Y2按優(yōu)先級處理信號的電路優(yōu)先級I0、I1、I2有效電平為高電平(3)根據(jù)要求，將上式轉換為與非表達式：②由簡化真值表得表達式：Y0=I0Y1=I0I1Y2=I0I1I2(4)畫出邏輯圖

可見，在實際設計邏輯電路時，有時并不是表達式最簡單，就能滿足設計要求，還應考慮所使用集成器件的種類，將表達式轉換為能用所要求的集成器件實現(xiàn)的形式，并盡量使所用集成器件最少，就是設計步驟框圖中所說的“最合理表達式”。

例5水槽由兩臺水泵L1

、L2供水。A、B、C為三個水位檢測儀，當水位低于水位檢測儀時，它們輸出高電平，當水位高于水位檢測儀時，它們輸出低電平。試用邏輯門設計一個控制兩臺水泵供水的電路，要求:1、當水位超過C點時：水泵L1

、L2均停止工作;2、當水位超過B點，低于C點時：僅L1工作;3、當水位超過A點，低于B點時：僅L2工作;4、當水位低于A點時：水泵L1

、L2同時工作.L1L1ABL1L1L1L2C輸入變量（A、B、C

）：為三個檢測儀的輸出邏輯1：水位低于水位檢測儀；邏輯0：水位高于水位檢測儀。輸出變量（L1，L2）：兩個水泵邏輯1：水泵工作；邏輯0：水泵不工作。1、邏輯抽象：L1L2ABC當水位超過C點時，L1

、L2均停止工作;2、列真值表110100××××××10××當水位超過B點，低于C點時僅L1工作;當水位低于A點時，L1

、L2同時工作。當水位超過A點，低于B點時僅L2工作;L1L2111011101001110010100000

C

B

AL1L2ABC

L1L2111011101001110010100000CBA1×1×0101××0×××0×

000111ABC100101××××L1BC

000111ABC100011××××L2ABABCL1=+L2=B3、由真值表寫出邏輯表達式簡化和變換邏輯表達式4、畫出邏輯電路（略）3.3組合電路中的競爭冒險1、產(chǎn)生競爭冒險的原因在組合電路中，當輸入信號的狀態(tài)改變時，輸出端可能會出現(xiàn)不正常的干擾信號，使電路產(chǎn)生錯誤的輸出，這種現(xiàn)象稱為競爭冒險。產(chǎn)生競爭冒險的原因：主要是門電路的延遲時間產(chǎn)生的。干擾信號2、消除競爭冒險的方法有圈相切，則有競爭冒險增加冗余項，消除競爭冒險當A=C=1時，Y=1若B1→0，則會出現(xiàn)負向的干擾脈沖。①組合電路的特點：在任何時刻的輸出只取決于當時的輸入信號，而與電路原來所處的狀態(tài)無關。實現(xiàn)組合電路的基礎是邏輯代數(shù)和門電路。②組合電路的邏輯功能可用邏輯圖、真值表、邏輯表達式、卡諾圖和波形圖等5種方法來描述，它們在本質上是相通的，可以互相轉換。

③組合電路的設計步驟：邏輯圖→寫出邏輯表達式→邏輯表達式化簡→列出真值表→邏輯功能描述。④組合電路的設計步驟：列出真值表→寫出邏輯表達式或畫出卡諾圖→邏輯表達式化簡和變換→畫出邏輯圖。在許多情況下，如果用中、大規(guī)模集成電路來實現(xiàn)組合函數(shù)，可以取得事半功倍的效果。3.4.1編碼器3.4常用組合邏輯功能器件3.4.5算術運算電路3.4.2譯碼器3.4.3數(shù)據(jù)選擇器3.4.4數(shù)值比較器實現(xiàn)編碼操作的電路稱為編碼器。編碼器的邏輯功能就是把輸入的每一個高、低電平信號編成一個對應的二進制代碼。1、2位二進制編碼器（4線-2線編碼器）輸入4個互斥的信號輸出2位二進制代碼真值表I0I1I2I3Y1Y0000000100000010001001010000111

編碼器N個需編碼的信息n位二進制碼（2n≥N）輸入高電平有效輸出8421碼高？低？碼？3.4.1編碼器真值表I0I1I2I3Y1Y0000000100000010001001010000111

由真值表填卡諾圖：000111100001×1010×××11××××100×××

I0I1

I2I3Y1000111100001×0011×××11××××100×××

I0I1

I2I3Y0Y1=I2+I3Y0=I1+I3I0I1I2I3Y1Y00000001×××00×1××01××1×10×××111

完整的真值表Y1Y0I000I101I21

0I311簡化的真值表≥1≥1Y0Y1I2I3I1I0邏輯圖：Y1=I2+I3Y0=I1+I32、3位二進制編碼器輸入8個互斥的信號輸出3位二進制代碼真值表Y1Y0I000I101I21

0I311邏輯表達式邏輯圖3、3位二進制優(yōu)先編碼器在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的，即具有單方面排斥的特性。增加優(yōu)先級設I7的優(yōu)先級別最高，I6次之，依此類推，I0最低。增加標志位GS有編碼請求時GS=1，以區(qū)分無編碼請求和I0有效。邏輯表達式邏輯圖8線-3線優(yōu)先編碼器如果要求輸出、輸入均為反變量，則只要在圖中的每一個輸出端和輸入端都加上反相器就可以了。4.優(yōu)先編碼器（8-3線優(yōu)先編碼器74LS148）選通輸出端：選通輸出端：擴展端：74LS148功能表輸入輸出1xxxxxxxx0111111110xxxxxxx00xxxxxx010xxxxx0110xxxx01110xxx011110xx0111110x011111100111111111111111010001000110010100111010010101101101011110輸入：邏輯0(低電平）有效輸出：邏輯0(低電平）有效0111111000110074LS148芯片性能(1)高位優(yōu)先編碼（優(yōu)先權最高，最低）(2)當某輸入端優(yōu)先權最高時，輸出為該輸入端的編號按位求反。如時，輸出為111按位求反，即000。

I7I6I5I4I3I2I1I0YEXY2Y1Y0YSS74LS148（3）為使能輸入端，低電平有效。

為使能輸出端，通常接至低位芯片的端，無編碼信號輸入端。

和

配合可以實現(xiàn)多級編碼器之間的優(yōu)先級別的控制。為擴展輸出端，是控制標志。＝0表示有編碼信號輸入。例由兩片74LS148組成的16-4線編碼器只有均無輸入信號時（均為高電平）時，才允許對的輸入信號進行編碼。(1)片的可作為輸出的第4位。指出下列幾種情況電路輸出的狀態(tài)：端為0，其余均為高電平端為0，其余均為高電平和同為0，其余均為高電平全為0問題思考：若用四片74148構成一個32線—5線編碼器，電路如何設計？若用八片74148構成一個64線—6線編碼器，電路又如何設計？5、8421BCD碼編碼器輸入10個互斥的數(shù)碼輸出4位二進制代碼真值表邏輯表達式邏輯圖6、8421BCD碼優(yōu)先編碼器真值表邏輯表達式邏輯圖3、集成10線-4線優(yōu)先編碼器小結

用二進制代碼表示特定對象的過程稱為編碼；實現(xiàn)編碼操作的電路稱為編碼器。編碼器分二進制編碼器和十進制編碼器，各種編碼器的工作原理類似，設計方法也相同。集成二進制編碼器和集成十進制編碼器均采用優(yōu)先編碼方案。3.4.2譯碼器3.4.2.1二進制譯碼器3.4.2.2二-十進制譯碼器3.4.2.3顯示譯碼器3.4.2.4譯碼器的應用把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實現(xiàn)譯碼操作的電路稱為譯碼器。3.4.2.1二進制譯碼器設二進制譯碼器的輸入端為n個，則輸出端為2n個，且對應于輸入代碼的每一種狀態(tài)，2n個輸出中只有一個為1（或為0），其余全為0（或為1）。二進制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。譯碼器n位二進制碼N個譯碼出的信息N≤2n1、3位二進制譯碼器真值表輸入：3位二進制代碼輸出：8個互斥的信號（高電平有效）邏輯表達式邏輯圖電路特點：與門組成的陣列輸出高電平有效輸出低電平有效輸出高電平有效使能高電平有效輸出低電平有效使能低電平有效2、集成二進制譯碼器74LS138A2、A1、A0為二進制譯碼輸入端，為譯碼輸出端（低電平有效），S1、、為選通控制端。當S1＝1、時，譯碼器處于工作狀態(tài)；當S1＝0、時，譯碼器處于禁止狀態(tài)。輸入：自然二進制碼輸出：低電平有效表達式：A2、A1、A0為二進制譯碼輸入端，為譯碼輸出端（低電平有效），S1、、為選通控制端。當S1＝1、時，譯碼器處于工作狀態(tài)；當S1＝0、時，譯碼器處于禁止狀態(tài)。真值表3、74LS138的級聯(lián)例1：用一片74LS138實現(xiàn)函數(shù)例2：用一個3線—8線譯碼器實現(xiàn)函數(shù):例3：試用74LS138設計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀態(tài)，發(fā)出報警信號，提醒有關人員修理。例1：用一片74LS138實現(xiàn)函數(shù)首先將函數(shù)式變換為最小項之和的形式在譯碼器的輸出端加一個與非門，即可實現(xiàn)給定的組合邏輯函數(shù).例2：用一個3線—8線譯碼器實現(xiàn)函數(shù):解：將函數(shù)表達式寫成最小項之和的形式：Y1Y0Y2Y3Y4Y6Y7Y5A2A1A0E3E2E1&&&L3L1L2+5VCBA例3：試用74138設計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀態(tài)，發(fā)出報警信號，提醒有關人員修理。

Z&

二-十進制譯碼器的輸入是十進制數(shù)的4位二進制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個十進制數(shù)字相對應的10個信號，用Y9～Y0表示。由于二-十進制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。3.4.2.2二-十進制譯碼器1、8421BCD碼譯碼器

把二-十進制代碼翻譯成10個高低電平信號的電路，稱為二-十進制譯碼器。真值表邏輯表達式邏輯圖將與門換成與非門，則輸出為反變量，即為低電平有效。２、集成8421BCD碼譯碼器74LS423.4.2.3顯示譯碼器1、數(shù)碼顯示器

把數(shù)字量翻譯成數(shù)字顯示器所能識別的信號的譯碼器稱為數(shù)字顯示譯碼器。b=c=f=g=1，a=d=e=0時c=d=e=f=g=1，a=b=0時共陰極2、顯示譯碼器真值表僅適用于共陰極LED真值表a的卡諾圖b的卡諾圖c的卡諾圖d的卡諾圖e的卡諾圖f的卡諾圖g的卡諾圖邏輯表達式邏輯圖七段顯示譯碼器7448是一種與共陰極數(shù)字顯示器配合使用的集成譯碼器，它的功能是將輸入的4位二進制代碼轉換成顯示器所需要的七個段信號a～g。燈測試輸入滅零輸入滅燈輸入/滅零輸出2、集成顯示譯碼器74LS482、集成顯示譯碼器74LS48引腳排列圖功能表輔助端功能<=

7448驅動BS201A電阻的作用：提高驅動電流整數(shù)最高位整數(shù)最低位小數(shù)最高位小數(shù)最低位消去多位數(shù)碼顯示的無效零3.4.2.4譯碼器的應用1、用二進制譯碼器實現(xiàn)邏輯函數(shù)②畫出用二進制譯碼器和與非門實現(xiàn)這些函數(shù)的接線圖。①寫出函數(shù)的標準與或表達式，并變換為與非-與非形式。210

數(shù)據(jù)分配器的邏輯功能是將1個輸入數(shù)據(jù)傳送到多個輸出端中的1個輸出端，具體傳送到哪一個輸出端，也是由一組選擇控制信號確定。數(shù)據(jù)分配器就是帶選通控制端即使能端的二進制譯碼器。只要在使用中，把二進制譯碼器的選通控制端當作數(shù)據(jù)輸入端，二進制代碼輸入端當作選擇控制端就可以了。數(shù)據(jù)分配器經(jīng)常和數(shù)據(jù)選擇器一起構成數(shù)據(jù)傳送系統(tǒng)。其主要特點是可以用很少幾根線實現(xiàn)多路數(shù)字信息的分時傳送。2、用二進制譯碼器作數(shù)據(jù)分配器DY0Y1Y2Y2n-1n位通道選擇信號數(shù)據(jù)分配器①1路-4路數(shù)據(jù)分配器由地址碼決定將輸入數(shù)據(jù)Ｄ送給哪１路輸出。真值表邏輯表達式地址變量輸入數(shù)據(jù)邏輯圖②集成數(shù)據(jù)分配器及其應用集成數(shù)據(jù)分配器把二進制譯碼器的使能端作為數(shù)據(jù)輸入端，二進制代碼輸入端作為地址碼輸入端，則帶使能端的二進制譯碼器就是數(shù)據(jù)分配器。由74LS138構成的1路-8路數(shù)據(jù)分配器地址輸入端數(shù)據(jù)輸入端S2=0S3=0表達式：小結把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實現(xiàn)譯碼操作的電路稱為譯碼器。實際上譯碼器就是把一種代碼轉換為另一種代碼的電路。譯碼器分二進制譯碼器、十進制譯碼器及字符顯示譯碼器，各種譯碼器的工作原理類似，設計方法也相同。二進制譯碼器能產(chǎn)生輸入變量的全部最小項，而任一組合邏輯函數(shù)總能表示成最小項之和的形式，所以，由二進制譯碼器加上或門即可實現(xiàn)任何組合邏輯函數(shù)。3.4.3數(shù)據(jù)選擇器3.4.3.14選1數(shù)據(jù)選擇器3.4.3.2集成數(shù)據(jù)選擇器3.4.3.3用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)數(shù)據(jù)選擇器：通過通道選擇信號，把多個通道上的數(shù)據(jù)傳送到公共數(shù)據(jù)通道（總線）上。D0D1D2D2n-1Yn位通道選擇信號數(shù)據(jù)選擇器DY0Y1Y2Y2n-1n位通道選擇信號數(shù)據(jù)分配器14選1數(shù)據(jù)選擇器真值表邏輯表達式地址變量輸入數(shù)據(jù)由地址碼決定從４路輸入中選擇哪１路輸出。邏輯圖2集成數(shù)據(jù)選擇器集成雙4選1數(shù)據(jù)選擇器74LS153選通控制端S為低電平有效，即S=0時芯片被選中，處于工作狀態(tài)；S=1時芯片被禁止，Y≡0。雙4選1數(shù)據(jù)選擇器CC14539兩級傳輸門結構，A1A0狀態(tài)確定后，兩級中各有一個傳輸門導通，故輸入端的數(shù)據(jù)只有一端能傳到輸出端。為選通端，也可作為擴展端，實現(xiàn)多片連接。集成8選1數(shù)據(jù)選擇器74LS15174LS151的真值表數(shù)據(jù)選擇器的擴展①用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)基本原理數(shù)據(jù)選擇器的主要特點：（1）具有標準與或表達式的形式。即：（2）提供了地址變量的全部最小項。（3）一般情況下，Di可以當作一個變量處理。因為任何組合邏輯函數(shù)總可以用最小項之和的標準形式構成。所以，利用數(shù)據(jù)選擇器的輸入Di來選擇地址變量組成的最小項mi，可以實現(xiàn)任何所需的組合邏輯函數(shù)。3.數(shù)據(jù)選擇器的應用基本步驟確定數(shù)據(jù)選擇器確定地址變量21n個地址變量的數(shù)據(jù)選擇器，不需要增加門電路，最多可實現(xiàn)n＋1個變量的函數(shù)。3個變量，選用8選1數(shù)據(jù)選擇器。A2=A、A1=B、A0=C邏輯函數(shù)1選用74LS151274LS151有三個地址變量。求Di3（1）公式法函數(shù)的標準與或表達式：8選1數(shù)據(jù)選擇器輸出信號的表達式：比較L和Y，得：3畫連線圖44

Y

ABCD0D1D2D3D4D5D6D774LS151GA2A1A000

010

1

1

1L用數(shù)據(jù)選擇器實現(xiàn)函數(shù)：例①選用8選1數(shù)據(jù)選擇器74LS151②設A2=X、A1=Y、A0=Z③求DiD0=0，D1=1，D2=1，D3=0D4=1，D5=0，D6=0，D7=1④畫連線圖

Y

XYZD0D1D2D3D4D5D6D774LS151GA2A1A0011010

0

1L②數(shù)據(jù)分配器和數(shù)據(jù)選擇器一起構成數(shù)據(jù)分時傳送系統(tǒng)小結

數(shù)據(jù)選擇器是能夠從來自不同地址的多路數(shù)字信息中任意選出所需要的一路信息作為輸出的組合電路，至于選擇哪一路數(shù)據(jù)輸出，則完全由當時的選擇控制信號決定。數(shù)據(jù)選擇器具有標準與或表達式的形式，提供了地址變量的全部最小項，并且一般情況下，Di可以當作一個變量處理。因為任何組合邏輯函數(shù)總可以用最小項之和的標準形式構成。所以，利用數(shù)據(jù)選擇器的輸入Di來選擇地址變量組成的最小項mi，可以實現(xiàn)任何所需的組合邏輯函數(shù)。用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)的步驟：選用數(shù)據(jù)選擇器→確定地址變量→求Di→畫連線圖。3.4.4數(shù)值比較器3.4.4.11位數(shù)值比較器3.4.4.24位數(shù)值比較器3.4.4.3數(shù)值比較器的位數(shù)擴展用來完成兩個二進制數(shù)的大小比較的邏輯電路稱為數(shù)值比較器，簡稱比較器。3.4.4.11位數(shù)值比較器設A＞B時L1＝1；A＜B時L2＝1；A＝B時L3＝1。得1位數(shù)值比較器的真值表。邏輯表達式邏輯圖3.4.4.24位數(shù)值比較器真值表中的輸入變量包括A3與B3、A2與B2、A1與B1

、A0與B0和A＇與B＇的比較結果，A＇>B＇、A＇<B＇和A＇=B＇。A＇與B＇是另外兩個低位數(shù)，設置低位數(shù)比較結果輸入端，是為了能與其它數(shù)值比較器連接，以便組成更多位數(shù)的數(shù)值比較器；3個輸出信號L1(A＞B)、L2(A＜B)、和L3(A＝B)分別表示本級的比較結果。4位數(shù)值