2023年多功能數(shù)字鐘設(shè)計(jì)實(shí)驗(yàn)報(bào)告

《數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)》實(shí)驗(yàn)報(bào)告題目數(shù)字鐘電路設(shè)計(jì)學(xué)院：信息工程學(xué)院系電子信息工程專業(yè):班級:學(xué)號:學(xué)生姓名：同組同學(xué):指導(dǎo)教師:遞交日期:多功能數(shù)字鐘設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康模?、綜合應(yīng)用數(shù)字電路知識(shí)，提高邏輯電路設(shè)計(jì)能力;2、學(xué)習(xí)使用proｔｅl或Altｉumdesｉgｎer進(jìn)行電子電路的原理圖設(shè)計(jì)、印制電路板設(shè)計(jì)；３、學(xué)習(xí)電路板制作、安裝、調(diào)試技能和設(shè)計(jì)流程；４、了解數(shù)碼管，譯碼器，555定期器及以下中規(guī)模器件的邏輯功能和使用方法。二、設(shè)計(jì)任務(wù)和設(shè)計(jì)規(guī)定1、設(shè)計(jì)一多功能數(shù)字鐘并進(jìn)行仿真和ＰCB板制作。2、基本功能:準(zhǔn)確計(jì)時(shí),以數(shù)字形式顯示時(shí)、分、秒的時(shí)間。３、擴(kuò)展功能：校正時(shí)間,定期控制,正點(diǎn)報(bào)時(shí)。三、設(shè)計(jì)方案１、數(shù)字鐘設(shè)計(jì)方案基本框圖如下鬧鐘整點(diǎn)報(bào)時(shí)鬧鐘整點(diǎn)報(bào)時(shí)擴(kuò)展電路擴(kuò)展電路主體電路主體電路秒分時(shí)秒分時(shí)個(gè)位十位個(gè)位十位十位個(gè)位十位個(gè)位十位十位個(gè)位譯碼譯碼時(shí)計(jì)數(shù)器譯碼譯碼譯碼譯碼譯碼譯碼譯碼譯碼秒計(jì)數(shù)器分計(jì)數(shù)器秒計(jì)數(shù)器分計(jì)數(shù)器秒脈沖信號秒脈沖信號校正控制校正控制顯示譯碼模塊顯示譯碼模塊↑↑整點(diǎn)整點(diǎn)報(bào)時(shí)模塊←←→←←→計(jì)數(shù)模塊鬧鐘鬧鐘模塊↑↑控制模塊控制模塊2、各模塊設(shè)計(jì)原理1.時(shí)的設(shè)計(jì)：時(shí)的計(jì)數(shù)以2４小時(shí)為周期，按通常的習(xí)慣，２４小時(shí)計(jì)數(shù)器的計(jì)數(shù)序列為00,01，…，２２,2３,００,…,即當(dāng)計(jì)數(shù)到2３小時(shí)５9分5９秒時(shí)，再來一個(gè)秒脈沖，計(jì)數(shù)器就進(jìn)到0０時(shí)0０分00秒。這樣，可運(yùn)用反饋置數(shù)或反饋清零法進(jìn)行二十四進(jìn)制計(jì)數(shù)，本實(shí)驗(yàn)采用７4LＳ161進(jìn)行設(shè)計(jì)。２.分、秒的設(shè)計(jì):分和秒計(jì)數(shù)器都是模M=60的計(jì)數(shù)器。計(jì)數(shù)規(guī)律為00,01,…，５8,59，0０,…。它們的個(gè)位都是十進(jìn)制,而十位則是六進(jìn)制。3.譯碼顯示:將計(jì)數(shù)器和鬧鐘輸出的4位二進(jìn)制代碼,譯碼顯示出相應(yīng)的十進(jìn)制數(shù)狀態(tài),可運(yùn)用顯示譯碼器和數(shù)碼管實(shí)現(xiàn)。4．校時(shí)電路：校時(shí)可用１s脈沖快速校正,也可手動(dòng)產(chǎn)生單次脈沖慢校正至?xí)r或者分計(jì)數(shù)器。可設(shè)立不同脈沖來控制實(shí)現(xiàn)校正或正常計(jì)數(shù)。5.定期控制:數(shù)字鐘在指定的時(shí)刻發(fā)出信號,實(shí)現(xiàn)鬧鐘功能,通過數(shù)據(jù)選擇器使得在設(shè)定鬧鐘是可在數(shù)碼管上顯示設(shè)定期間而不影響正常計(jì)數(shù)。6．正點(diǎn)報(bào)時(shí):每當(dāng)數(shù)字鐘計(jì)時(shí)快要到正點(diǎn)時(shí)發(fā)出聲響，通常按照４低音1高音的順序發(fā)出間斷聲響,以最后一聲高音結(jié)束的時(shí)刻為正點(diǎn)時(shí)刻,即當(dāng)分達(dá)成59，秒達(dá)成5０開始發(fā)出聲響，50、52、54、5６、58、60(高音)。３、各模塊設(shè)計(jì)原理圖1.總體設(shè)計(jì)圖各模塊電路原理圖及實(shí)驗(yàn)仿真結(jié)果１)計(jì)數(shù)模塊電路原理圖，如圖1所示圖1２）顯示譯碼模塊時(shí)鐘正常計(jì)數(shù)模擬結(jié)果，如圖2所示圖2鬧鐘模塊原理圖如圖3所示鬧鐘和正常時(shí)鐘比較模塊電路鬧鐘設(shè)定電路鬧鐘和正常時(shí)鐘比較模塊電路鬧鐘設(shè)定電路圖3整點(diǎn)報(bào)時(shí)模塊電路原理圖如圖４圖4秒脈沖產(chǎn)生電路原理圖，見下圖5圖５重要實(shí)驗(yàn)元件及器材清單ＣommentDｅｓcriptiｏnDesigｎaｔorFootｐrｉｎtLｉbＲefQuａｎtityCapＣａｐａｃiｔorＣ1,C2RＡD-0.3Cａp2ＤpyGreen－ＣC7.６2mmBlackＳurｆaｃeGrｅe(cuò)ｎ7－SeｇｍｅｎtＤisｐlaｙ：CC,ＲHＤPDS１,ＤS2，DＳ３,DS4，DＳ5,DＳ６LEDDＩP－１0／Ｃ5.0８RＨDDpyＧreeｎ-CC67４LＳ161HＨ，HL，ＭH，ML，SH，SL,Ua,Ｕb,UcDIＰ－1６74LS16１9BellEｌecｔｒicａｌBｅｌlLＳ１PIN2Bell1Res２RｅsiｓtorＲ1,R２，R3AXIAＬ-０.4Ｒes23ＳW－2BＳ[JF],S[ＪＳ]ＳW-2ＢSＷ-2B2ＮE5５5PPrｅcisｉonTimｅｒUdP0０８NE５５５P1７4LＳ０0UH,UＨZ,UM,ＵＳDＩP-147４LＳ004７4LＳ１5３UJＤＩＰ-1６７4ＬS174ＬＳ1３UＪ1DIＰ-1474Ｌ174ＬS09ＵＪ3ＤIP－１474L1７4LS４8BCD-ｔo-Sｅvｅn-SegmenｔLatcｈ/Decｏｄｅr/DｉspｌayDｒiverＵ[ＨH］,U[ＨＬ],U[MH］，U［ＭL],U[SH],U[SL]648－08MC７4HC4511N6系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)１、總電路圖（見附頁)2、工程變化訂單(見附頁）3、ＰCＢ圖(見附頁）4、3D圖(見附頁）總結(jié)通過本次軟件仿真設(shè)計(jì)實(shí)驗(yàn)收獲很多,耗時(shí)也比較多，從一開始的基本模制計(jì)數(shù)器的設(shè)計(jì)到最后數(shù)字鐘的形成都經(jīng)歷了很多困難,但最終還是解決并成功的完畢了多功能數(shù)字鐘的設(shè)計(jì)。一方面說一下碰到的問題重要有一下6點(diǎn)。對Aｌｔiumdesｉｇｎer軟件的基本操作不熟悉，一邊摸索一邊畫圖（涉及元器件查找、元件布局和布線，環(huán)境配置等)；在進(jìn)行整點(diǎn)報(bào)時(shí)模塊和鬧鐘模塊設(shè)計(jì)的時(shí)候面臨的問題是蜂鳴器的高低音無法區(qū)分,整點(diǎn)報(bào)時(shí)的時(shí)候蜂鳴器只要滿足條件就一直響，沒有高低音的區(qū)別,在進(jìn)行鬧鐘設(shè)計(jì)的時(shí)候更加困難,一開始只能在電路里設(shè)計(jì)不可調(diào)節(jié)的鬧鐘設(shè)計(jì)到后來的任意時(shí)刻的設(shè)立且在數(shù)碼管上顯示不影響正常計(jì)數(shù)，一開始想著通過控制場效應(yīng)的導(dǎo)通選擇正常計(jì)數(shù)的數(shù)據(jù)和鬧鐘設(shè)定的數(shù)據(jù)在數(shù)碼管上顯示，但是一試發(fā)現(xiàn)不行，后來想到一種方案就是通過數(shù)據(jù)選擇器實(shí)現(xiàn)2路數(shù)據(jù)的選擇,只需要通過一個(gè)開關(guān)控制數(shù)據(jù)選擇器的地址代碼就可以選擇出一路數(shù)據(jù)，因此鬧鐘的設(shè)定模塊成功設(shè)計(jì)出來，但是在進(jìn)行正常時(shí)鐘與鬧鐘比較的時(shí)候又被卡住了，最后就通過異或門和與非門構(gòu)建出同或門實(shí)現(xiàn)正常時(shí)鐘和鬧鐘的時(shí)間比較二達(dá)成鬧鐘的功能。畫PＣB圖的時(shí)候由于用的是Aｌｔiｕmdesｉｇｎer元器件封裝不全;4、PCＢ布線環(huán)境設(shè)立也是一個(gè)難點(diǎn),剛?cè)腴TPＣＢ對布線環(huán)境不清楚;5、元器件布局特別困難,為了板子的美觀和布線更加容易必須考慮很多因素才決定一個(gè)元器件的位置;6、布線的時(shí)候使用了１0多根跳線,這個(gè)過程