DDR2程序設(shè)計(jì)方案

DDR2程序設(shè)計(jì)目標(biāo)實(shí)現(xiàn)DDR2的讀寫功能，并且讀寫正常。程序設(shè)計(jì)思路考慮到直接寫DDR2讀寫時序有困難，所以使用DDR2IP核。IP核生成相應(yīng)的時鐘，依據(jù)模塊化思想，將讀寫操作進(jìn)展封裝成模塊，在頂層模塊為讀寫模塊供給地址與數(shù)據(jù)。程序具體設(shè)計(jì)依據(jù)以上思路需要做到以下幾點(diǎn)：DDR2IP核基于DDR核的讀寫模塊頂層模塊設(shè)計(jì)PLL生成時鐘DDR2IP核的生成過程翻開核生成器創(chuàng)立一個的工程依據(jù)工程需要指定工程路徑，并且給工程取名。點(diǎn)擊Part選擇芯片型號，點(diǎn)擊Generation選擇語言，點(diǎn)擊ok。找到mig核，并雙擊，進(jìn)入DDR2核生成過程。DDR2IP重定義”ComponentPart”，點(diǎn)擊下一步點(diǎn)擊下一步選擇DDR2_SDRAM，點(diǎn)擊下一步設(shè)置時鐘為200M，數(shù)據(jù)位寬為16址以及BANK地址，點(diǎn)擊保存，回到之前的頁面，點(diǎn)擊下一步BurstLength4，點(diǎn)擊下一步“SystemClock”選擇”Single-Ended”，單端時鐘比較好操作，點(diǎn)擊下一步。DDR2FPGA這一步也是檢驗(yàn)DDR2引腳在FPGA上安排是否正確的方法。選擇”FixedPinOut:...”這一選項(xiàng)，點(diǎn)擊下一步ucfucfReadUCF”來進(jìn)展加載，假設(shè)引腳有不正確的安排，進(jìn)展”Valide”時會提示錯誤。假設(shè)無錯誤，點(diǎn)擊下一步點(diǎn)擊下一步DDR2IPDDR2IPparucf有之前配置的引腳，其中一些引腳需要修改或刪除。DDR2核的讀寫模塊設(shè)計(jì)DDR2IP信號位寬定義信號位寬定義phy_init_done1此信號為DDR2初始化信號，此信號為高有效rst0_tb1DDR2clk0_tb1DDR2app_wdf_afull1FIFO1app_af_afull1FIFO1rd_data_valid1rd_data_valid1讀數(shù)據(jù)時，數(shù)據(jù)輸出有效標(biāo)志app_wdf_wren1寫數(shù)據(jù)使能app_af_wren1寫地址使能app_af_addr31地址線，無效的位寫1(建議)app_af_cmd3命令信號，000為寫數(shù)據(jù)，001為讀數(shù)據(jù)rd_data_fifo_out32數(shù)據(jù)輸出端口app_wdf_data32寫數(shù)據(jù)時的數(shù)據(jù)輸入線app_wdf_mask_data4寫入數(shù)據(jù)時的數(shù)據(jù)屏蔽信號寫時序分析此圖中的寫數(shù)據(jù)是4突發(fā)連續(xù)寫rst0_tb，1DDR2DDR2DDR2在復(fù)位無效并且phy_init_done為高的狀況下，進(jìn)展突發(fā)寫數(shù)據(jù)。以需要寫兩次數(shù)據(jù)，即圖中所示的D1D0,D3D240，4，8，12...讀時序分析在不斷寫入地址的過程中，數(shù)據(jù)會在rd_data_valid拉高的時候通過rd_data_fifo_outrd_data_fifo_out4頂層模塊設(shè)計(jì)DDR2PLLDDR2為讀寫模塊供給數(shù)據(jù)與地址。DDR2sys_clk,idly_clk_200，這兩上200M，使用鎖相環(huán)生。DDR2DDR2DDR2IBUFGBUFG。程序測試及程序改進(jìn)方案最開頭程序依據(jù)讀寫時序圖寫入四個地址，8321clk0_tbclk0_tb在低電尋常，數(shù)據(jù)穩(wěn)定下來。結(jié)果如以以下圖所示：1：在clk0_tb1，改進(jìn)程序中結(jié)果如以以下圖所示：clk0_tbdata_fifo_out_nclk0_tb獵取的數(shù)據(jù)過程中是先寫地址，數(shù)據(jù)是隨著rd_data_valid變?yōu)楦吆?，?shù)據(jù)從rd_data_fifo_out中輸出，所以將讀寫模塊中讀局部只是寫入地址，讀數(shù)據(jù)在64鐘下降沿獵取rd_data_fifo_out中的值，名稱為data_fifo_out_n，其次次，data_fifo_ndata_fifo_p_ff1data_fifo_p_ff1測試過程中消滅問題及分析問題1：編譯失敗，鎖相環(huán)消滅問題。IP環(huán)之間的時鐘連接有問題。DDR2IPIBUFGBUFG.結(jié)果：可以編譯通過。問題2:phy_init_done未變高。解決方法：查看原理圖，修改引腳安排。結(jié)果：phy_init_done拉高。心得與體會地址：1613，bank3(10(13bank(3DDR2DDR2160地址重開頭讀。從這里可以看出，DDR216app_af_addr16pyh_init_doneapp_af_addr+bank數(shù)據(jù)：DDR21632在向DDR2中寫入數(shù)據(jù)時，在時鐘的上升沿與下降沿都會寫入數(shù)據(jù)。232416數(shù)據(jù)。讀數(shù)據(jù)：在讀數(shù)據(jù)之前，需要寫入地址與命令。rd_data_fifo_out數(shù)據(jù)即可。讀到的數(shù)據(jù)可能不穩(wěn)定，此時需要做一些處理。DDR21chipscopechipscopechipscope的觸發(fā)器，查看確定范圍的數(shù)據(jù)，結(jié)果數(shù)據(jù)正常。以上的驗(yàn)證手段不能夠完全證明數(shù)據(jù)是正常的。321616161，16結(jié)果為20232h，那么就可以證明讀回的數(shù)據(jù)是連續(xù)的。這樣的話就可以證明讀回的數(shù)據(jù)是正常的。3DDR2常。消滅問題：使用其次種