環(huán)形計數器和扭環(huán)形計數器設計

本科畢業(yè)論文(設計、創(chuàng)題目：環(huán)形計數器和扭環(huán)形計數器設計 職稱/學位： 環(huán)形計數器和扭環(huán)形計數器設計現(xiàn)代世界的快速發(fā)展，夜生活已成為大多數城市不可缺少的生活，在夜生活中，五彩斑斕，形狀不斷變化的LED燈走入了大家的生活。而各種形狀的LED燈，隨著技術的不斷就數流水燈，而流水燈可以由環(huán)形計數器或扭環(huán)形計數器控制。本文以環(huán)形計數器和扭環(huán)形計數器為設計對象，根據其相關規(guī)律，設計其運行電路，以及用verilog硬件描述語言實現(xiàn)。內容主要涉及計數器的循環(huán)與自啟動以及最后整個計數器的檢測方案和仿真。本設mAbstractsimpleseveralwaterlightLEDlights,lightsandrunningwatercanbecontrolledbytheringndKeywords:ringcounterandtwistingtheringcounterdesign;Verilog; 隨著社會的不停發(fā)展，越來越多的LED燈用于城市的裝飾，讓城市在夜晚也可以變得炫彩奪目，熠熠生輝。而LED燈的簡單控制，使其產生各種絢麗的拼圖，分而視之可以用一些簡單的設計控制細小的模塊而成。其中最簡單的可以用環(huán)形計數器和扭環(huán)形計數器的原理和電路來控制，產生一種流水燈的效果。在此基礎上，本文對環(huán)形計數器和扭環(huán)形計數器的的實現(xiàn)做了簡單的設計，對兩種計數器的原理，自啟動，電路圖進行簡單的分析和設計，并用Verilog硬件描述語言進行編寫以ltera公司的modelsim仿真工具進行仿硬件描述語言的發(fā)展硬件描述語言HDL是一種用形式化方法描述數字電路和系統(tǒng)的語言。利用這種語言，數字電路系統(tǒng)的設計可以從上層到下層(從抽象到具體)逐層描述自己的設計思想，用一系列分層次的模塊來表示極其復雜的數字系統(tǒng)。然后，電路的模塊組合，經過自動綜合工具轉換到門級電路網表。接下去，再用專用實現(xiàn)的具體電路布線結構。gn硬件描述語言，對設計自動化曾起到了極大的促進和推動作用。但是，這些語言一般各自面向特定的設計領域和層次，而且眾多的語言使用戶無所適從。因此，急需一種面向設計的多領域、多層次并得到普遍認同的標準硬件描述語L庫至今也沒有標準化，不具有晶體管開關級的描述能力和模擬設計的描述能力。目前的看法是，對于大型的系統(tǒng)級數字電路設計，VHDL是較為合適的。實質上，在底層的VHDL設計環(huán)境是由VerilogHDL描述的器件庫支持的，OVI、VI正在籌劃這一工作，準備成立專門的工作組來協(xié)HDL和VerilogHDLVerilogHDL是在1983年，由GDA(GateWayDesignAutomation)公司的EVerilogHDL1364-1995；2001年發(fā)布了VerilogHDL1364-2001標準。這個標準隨著電子產業(yè)不斷發(fā)展與推進，硬件描述語言也會不斷的發(fā)展以適合現(xiàn)實L。無論從有毫的使用界面和調試環(huán)境來看，還是從仿真速度和仿真效果來看，Modelsim都可以算得上是業(yè)界最優(yōu)秀的DHL語言仿真軟件。他是唯一的單門級電路仿真的首選；他采用直接優(yōu)化的編譯技術，TCL/TK技術和單一內核仿追蹤到產生錯位或者不確定狀態(tài)的原因。性能分析工具幫助分析性能瓶頸，加SignalSpy功能，可以方便地訪問VHDL、Verilog或兩者混合設計中的底層信號。支持加密IP。ModelsimLE和ModelsimOEM。其中ModelsimSE是主要版本。和要求QQQQQQQQQQQQ真環(huán)形計數器是由移位寄存器加上一定的反饋電路構成的，它是由一個移位寄存器和一個組合反饋邏輯電路閉環(huán)構成，反饋電路的輸出接向移位寄存器的串行輸入端，反饋電路的輸入端根據移位寄存器類型的不同，可接向移位寄存器的串行輸入端或某些觸發(fā)器的輸出端。把移位寄存器最低一位的串行輸出作為高一級移位寄存器的串行輸入。環(huán)形計數器常用來實現(xiàn)脈沖順序分配的功能(分配器)假設寄存器的初始狀態(tài)為1000，那么在移位脈沖的作用下其狀態(tài)變?yōu)?100到0010。由上述可知，該計數器的計數長度為N=n。扭環(huán)形計數器的定義同環(huán)形計數器的定義基本類似，只是在反饋電路上略有差別。扭環(huán)形計數器的反饋在高位端進過一個反向后再輸出移位寄存器的最四位扭環(huán)形計數器，它是把移位寄存器最低一位的串行輸出作為高一級移位寄存器的串行輸入，最后的反饋電路卻是將最高位串行輸出加個反向器后輸位串行輸入端。假設寄存器的初始狀態(tài)為0000，那么在一位脈沖的作4.環(huán)形計數器的設計狀態(tài)轉移表如下表所示:nn4000100100100QnQn+120001n+11n3n2n1QQQQ43211421324314213243ifrstlecirclecountertbterCNTSIZEwireCNTSIZE:0]cnt;arameterDELYcircle_countermycounter(.rst(rst),.clk(clk),.cnt(cnt));//例QQQQQQQQQQQQQQQQinitial效地，當跳出這個循環(huán)時，該程序不能保持在有效地循環(huán)內循環(huán)。而其他的狀態(tài)均成無效狀態(tài)而被浪費，而且一旦出錯將很難回到有效狀態(tài)繼續(xù)循環(huán)。設計設計一個四位扭環(huán)形計數器步驟如下：對于設計一個四位扭環(huán)形計數器，nn+12111100040001111n2011110030111100n3n40000111n+11n1得其狀態(tài)圖如下圖5.1所示：(有效狀態(tài)(左圖)，無效狀態(tài)(右圖))，該計數器的計數狀態(tài)被等分成兩半，每個循環(huán)的模都是8，即2N。因此，只需要規(guī)定其中一個為有效循環(huán)，則另一個就是無效循環(huán)。通常選擇左邊這個循環(huán)作為工作循環(huán)，因為在每次狀態(tài)改變時，系統(tǒng)內只有一個觸發(fā)器狀態(tài)是改變的，這就避免了時序電路中得冒險現(xiàn)象。QQQQQ1234Q13243D=QnD=QnD=QnD=Qn14213243if(!rst)initialinitial.環(huán)形計數器的自啟動設計：以上方法設計出的環(huán)形計數器其0001~1000為有效循環(huán)，其余均為無效循環(huán)。一旦計數器進入無效循環(huán)，將保持無效循環(huán)計數，從而不能夠轉入有效循環(huán)。因此，該計數器不具備自啟動功能。為了確保環(huán)形計數器工作在有效循環(huán)內，可以對上述電路進行改進，使之1231+Qn+Qn2313243QQQQ4321Nif(!rst)ntDinitial由上述分析可知，由觸發(fā)器構成環(huán)形計數器時，有大量的電路狀態(tài)被當作無效的狀態(tài)而被舍棄掉。修改反饋輸入端，不僅能夠實現(xiàn)電路的自啟動功能，而且也能提高電路狀態(tài)的使用效率。器的自啟動設計：在上述設計中，扭環(huán)形計數器也是不能自啟動的，對反饋電路進行適當的修改，就可以得到可自啟動的扭環(huán)形計數器，能使計數器在任何狀態(tài)下都能進入有效循環(huán)中進行計數。QQQQ4321if(!rst)initial束語在本次畢設中，設計了環(huán)形計數器和扭環(huán)形計數器的非自啟動和自啟動的兩種方式。對于不同的電路和實際要求，采用不同的方式。設計過程中，我熟這次