多核發(fā)展歷程及應(yīng)用

多核發(fā)展歷程及應(yīng)用第1頁，共49頁，2023年，2月20日，星期四前言Page

2 處理器的發(fā)展可謂日新月異，CPU對(duì)計(jì)算機(jī)性能的發(fā)揮起著至關(guān)重要的作用，隨著信息時(shí)代的到來，各層次的電腦用戶對(duì)電腦的性能提出了更高的要求，單核處理器已經(jīng)不能滿足人們?nèi)粘９ぷ魃钏琛?/p>

雙核和多核的出現(xiàn)和應(yīng)用是必然的，從市場需要上看，雙核和多核也是符合市場需要的，處理器生產(chǎn)廠商也同時(shí)大力推廣雙核和多核處理器，從目前發(fā)展形勢上看，雙核和多核處理器已經(jīng)顯露出自己無可比擬的優(yōu)勢，也得到了用戶的廣泛信任和選購。未來的科技發(fā)展也寄予了雙核和多核處理器更多的厚望。這些都預(yù)示著雙核以及多核處理器是未來市場主流處理器的發(fā)展趨勢。第2頁，共49頁，2023年，2月20日，星期四123概述從單核到多核多核出現(xiàn)的必然性第一章單核過渡多核Page

3第3頁，共49頁，2023年，2月20日，星期四概述Page

4

多核化趨勢正在改變IT計(jì)算的面貌。跟傳統(tǒng)的單核CPU相比，多核CPU帶來了更強(qiáng)的并行處理能力、更高的計(jì)算密度和更低的時(shí)鐘頻率，并大大減少了散熱和功耗。目前，在幾大主要芯片廠商的產(chǎn)品線中，雙核、四核甚至八核CPU已經(jīng)占據(jù)了主要地位。第4頁，共49頁，2023年，2月20日，星期四Page

5從單核到多核Page

5

計(jì)算機(jī)上不斷涌現(xiàn)的新興使用模式讓最終用戶對(duì)處理器的處理能力——即性能——提出了更高的要求，并且對(duì)性能每年提高的幅度還在不斷加速，而多核技術(shù)是目前行之有效的方法。第5頁，共49頁，2023年，2月20日，星期四單核CPU系列簡單瀏覽第6頁，共49頁，2023年，2月20日，星期四8086微處理器Page

7Intel

8086是一個(gè)由Intel于1978年所設(shè)計(jì)的16位微處理器芯片，是x86架構(gòu)的鼻祖。它是以8080和8085的設(shè)計(jì)為基礎(chǔ)，擁有類似的寄存器組，但是數(shù)據(jù)總線擴(kuò)充為16位。8086

CPU有20條地址線，可直接尋址1MB的存儲(chǔ)空間，每一個(gè)存儲(chǔ)單元可以存放一個(gè)字節(jié)（8位）二進(jìn)制信息。第7頁，共49頁，2023年，2月20日，星期四8088微處理器Page

88088是一個(gè)Intel以8086為基礎(chǔ)的微處理器，擁有16位元暫存器和8位元外部資料總線。8088使用8位元的設(shè)計(jì)，所針對(duì)的是較為經(jīng)濟(jì)之系統(tǒng)。1979年，英特爾公司開發(fā)出了8088。8086和8088在芯片內(nèi)部均采用16位數(shù)據(jù)傳輸，所以都稱為16位微處理器，但8086每周期能傳送或接收16位數(shù)據(jù)，而8088每周期只采用8位。因?yàn)樽畛醯拇蟛糠衷O(shè)備和芯片是8位的，而8088的外部8位數(shù)據(jù)傳送、接收能與這些設(shè)備相兼容。第8頁，共49頁，2023年，2月20日，星期四內(nèi)容頁樣式80286芯片外觀80286的核心Page

980286芯片集成了14.3萬只晶體管、16位字長，時(shí)鐘頻率由最初的6MHz逐步提高到20MHz。其內(nèi)部和外部數(shù)據(jù)總線皆為16位，地址總線24位。第9頁，共49頁，2023年，2月20日，星期四80386系列CPUPage

101985年推出的CPU芯片，它是80x86系列中的第一種32位微處理器，而且制造工藝也有了很大的進(jìn)步.80386的內(nèi)部和外部數(shù)據(jù)總線都是32位，地址總線也是32位，可尋址高達(dá)4GB內(nèi)存。第10頁，共49頁，2023年，2月20日，星期四80486系列CPUPage

1180486是Intel公司1989年推出的32位微處理器，內(nèi)部包括總線接口部件、指令預(yù)取部件、指令譯碼部件、控制和保護(hù)測試單元部件、整數(shù)執(zhí)行部件、分段部件、分頁部件，以及浮點(diǎn)運(yùn)算部件和高速緩存（cache）管理部件。第11頁，共49頁，2023年，2月20日，星期四Page

121993年推出的全新一代的高性能處理器Pentium第12頁，共49頁，2023年，2月20日，星期四Page

131995年秋季發(fā)布的英特爾高能奔騰處理器第13頁，共49頁，2023年，2月20日，星期四Page

141997年英特爾推出奔騰II（PentiumII）處理器第14頁，共49頁，2023年，2月20日，星期四Page

151998年：英特爾推出奔騰II至強(qiáng)（Xeon）處理器第15頁，共49頁，2023年，2月20日，星期四2000年：英特爾推出奔騰4（Pentium4）處理器1999年：英特爾推出賽揚(yáng)（Celeron）處理器Page

16第16頁，共49頁，2023年，2月20日，星期四Page

172001年：英特爾推出安騰（Itanium）處理器2003年：英特爾推出奔騰M（PentiumM）/賽揚(yáng)M（CeleronM）處理器第17頁，共49頁，2023年，2月20日，星期四多核出現(xiàn)的必然性Page

18第18頁，共49頁，2023年，2月20日，星期四Page

19

在一個(gè)芯片上建造多個(gè)CPU內(nèi)核，而不是建造單個(gè)巨大的CPU。這樣就可以在較小的能耗下，讓多個(gè)CPU共同工作，提高整體性能。摩爾定律告訴我們芯片上的晶體管會(huì)以指數(shù)增長，我們就能在一個(gè)芯片上建造越來越多的功能強(qiáng)大的CPU內(nèi)核，從而繼續(xù)提高電腦的性能。多核技術(shù)能夠使服務(wù)器并行處理任務(wù)，此前，這可能需要使用多個(gè)處理器，多核系統(tǒng)更易于擴(kuò)充，并且能夠在更纖巧的外形中融入更強(qiáng)大的處理性能，這種外形所用的功耗更低、計(jì)算功耗產(chǎn)生的熱量更少。多核技術(shù)是處理器發(fā)展的必然。概述第19頁，共49頁，2023年，2月20日，星期四Page

20發(fā)展Page

20為什么不能用單核的設(shè)計(jì)達(dá)到用戶對(duì)處理器性能不斷提高的要求呢？

答案是功耗問題限制了單核處理器不斷提高性能的發(fā)展途徑。第20頁，共49頁，2023年，2月20日，星期四Page

21作為計(jì)算機(jī)核心的處理器就是將輸入的數(shù)字化的數(shù)據(jù)和信息，進(jìn)行加工和處理，然后將結(jié)果輸出。假定計(jì)算機(jī)的其他子系統(tǒng)不存在瓶頸的話，那么影響計(jì)算機(jī)性能高低的核心部件就是處理器。反映在指令上就是處理器執(zhí)行指令的效率。

發(fā)展處理器性能=主頻xIPCIPC:InstructionPerClock（每個(gè)時(shí)鐘周期內(nèi)可以執(zhí)行的指令數(shù)）第21頁，共49頁，2023年，2月20日，星期四Page

22發(fā)展處理器性能=主頻xIPC因此，提高處理器性能就是兩個(gè)途徑：提高主頻和提高每個(gè)時(shí)鐘周期內(nèi)執(zhí)行的指令數(shù)(IPC)。處理器微架構(gòu)的變化可以改變IPC，效率更高的微架構(gòu)可以提高IPC從而提高處理器的性能。但是，對(duì)于同一代的架構(gòu)，改良架構(gòu)來提高IPC的幅度是非常有限的，所以在單核處理器時(shí)代通過提高處理器的主頻來提高性能就成了唯一的手段。不幸的是，給處理器提高主頻不是沒有止境的。第22頁，共49頁，2023年，2月20日，星期四Page

23因?yàn)椋骸疤幚砥鞴恼扔陔娏鱴電壓x電壓x主頻”，“IPC正比于電流”所以：“處理器功耗正比于IPC”由單核處理器增加到雙核處理器，如果主頻不變的話，IPC理論上可以提高一倍，功耗理論上也就最多提高一倍，因?yàn)楣牡脑黾邮蔷€性的。而實(shí)際情況是，雙核處理器性能達(dá)到單核處理器同等性能的時(shí)候，前者的主頻可以更低，因此功耗的下降也是指數(shù)方下降的。反映到產(chǎn)品中就是雙核處理器的起跳主頻可以比單核處理器更低，性能更好。第23頁，共49頁，2023年，2月20日，星期四Page

24必然性Page

24上世紀(jì)八九十年代以來，推動(dòng)微處理器性能不斷提高的因素主要有兩個(gè)：半導(dǎo)體工藝技術(shù)的飛速進(jìn)步和體系結(jié)構(gòu)的不斷發(fā)展。半導(dǎo)體工藝技術(shù)的每一次進(jìn)步都為微處理器體系結(jié)構(gòu)的研究提出了新的問題，開辟了新的領(lǐng)域；體系結(jié)構(gòu)的進(jìn)展又在半導(dǎo)體工藝技術(shù)發(fā)展的基礎(chǔ)上進(jìn)一步提高了微處理器的性能。這兩個(gè)因素是相互影響，相互促進(jìn)的。多核的出現(xiàn)是技術(shù)發(fā)展和應(yīng)用需求的必然產(chǎn)物。第24頁，共49頁，2023年，2月20日，星期四晶體管時(shí)代即將到來1符合Pollack規(guī)則3必然性Page

25門延遲逐漸縮短，而全局連線延遲卻不斷加長2第25頁，共49頁，2023年，2月20日，星期四能耗不斷增長4設(shè)計(jì)成本的考慮5必然性Page

26體系結(jié)構(gòu)發(fā)展的必然6第26頁，共49頁，2023年，2月20日，星期四——多核CPU的發(fā)展第27頁，共49頁，2023年，2月20日，星期四多核CPU的發(fā)展Page

28第28頁，共49頁，2023年，2月20日，星期四多核CPU的發(fā)展Page

29

多核處理器是指在一枚處理器中集成兩個(gè)或多個(gè)完整的計(jì)算引擎(內(nèi)核)。多核技術(shù)的開發(fā)源于工程師們認(rèn)識(shí)到，僅僅提高單核芯片的速度會(huì)產(chǎn)生過多熱量且無法帶來相應(yīng)的性能改善，先前的處理器產(chǎn)品就是如此。他們認(rèn)識(shí)到，在先前產(chǎn)品中以那種速率，處理器產(chǎn)生的熱量很快會(huì)超過太陽表面。即便是沒有熱量問題，其性價(jià)比也令人難以接受，速度稍快的處理器價(jià)格要高很多。

已有的多核處理器中仍存在幾種比較典型的結(jié)構(gòu)，它們分別代表了多核處理器結(jié)構(gòu)中的某一類特點(diǎn)，而Hydra、Cell和RAW處理器就是3種典型的結(jié)構(gòu)。第29頁，共49頁，2023年，2月20日，星期四Hydra處理器Page

30Hydra處理器是1996年美國斯坦福大學(xué)研制得一個(gè)集成了4個(gè)核心的處理器，這在當(dāng)時(shí)是一種新型的處理器結(jié)構(gòu)。Hydra在一個(gè)芯片上集成了4個(gè)核心，核心間通過總線結(jié)構(gòu)共享片上二級(jí)緩存、存儲(chǔ)器端口和I/O訪問端口，整體結(jié)構(gòu)如圖

所示。第30頁，共49頁，2023年，2月20日，星期四Cell處理器Page

312001年3月，IBM與Sony、Toshiba合作，著手開發(fā)一種全新的微處理器結(jié)構(gòu)——Cell處理器，旨在以高效率、低功耗來處理下一代寬帶多媒體與圖形應(yīng)用。如圖2所示第31頁，共49頁，2023年，2月20日，星期四RAW處理器

Page

32美國麻省理工學(xué)院研究的可重構(gòu)RAW處理器芯片采用了一種Tile結(jié)構(gòu)的多核處理器發(fā)展思路。RAW處理器結(jié)構(gòu)主要由16個(gè)Tile單元和片上網(wǎng)絡(luò)構(gòu)成，如圖所示。第32頁，共49頁，2023年，2月20日，星期四Page

33多核處理器的技術(shù)優(yōu)勢從應(yīng)用需求上去看，越來越多的用戶在使用過程中都會(huì)涉及到多任務(wù)應(yīng)用環(huán)境，日常應(yīng)用中用到的非常典型的有兩種應(yīng)用模式。一種應(yīng)用模式是一個(gè)程序采用了線程級(jí)并行編程，那么這個(gè)程序在運(yùn)行時(shí)可以把并行的線程同時(shí)交付給兩個(gè)核心分別處理，因而程序運(yùn)行速度得到極大提高。還有一些更常見的日常應(yīng)用程序，例如Office、IE等，同樣也是采用線程級(jí)并行編程，可以在運(yùn)行時(shí)同時(shí)調(diào)用多個(gè)線程協(xié)同工作，所以在雙核處理器上的運(yùn)行速度也會(huì)得到較大提升。第33頁，共49頁，2023年，2月20日，星期四Page

34多核處理器的技術(shù)種類單芯片多處理器(CMP)同時(shí)多線程處理器(SMT)這兩種體系結(jié)構(gòu)可以充分利用這些應(yīng)用的指令級(jí)并行性和線程級(jí)并行性，從而顯著提高了這些應(yīng)用的性能。第34頁，共49頁，2023年，2月20日，星期四Page

35多核處理器的技術(shù)優(yōu)勢日常應(yīng)用中的另一種模式是同時(shí)運(yùn)行多個(gè)程序。

目前雖然單一的單線程程序無法體現(xiàn)出多核處理器的優(yōu)勢，但是多核處理器依然為程序設(shè)計(jì)者提供了一個(gè)很好的平臺(tái)，使得他們可以通過對(duì)原有的單線程序進(jìn)行并行設(shè)計(jì)優(yōu)化，以實(shí)現(xiàn)更好的程序運(yùn)行效果。第35頁，共49頁，2023年，2月20日，星期四Page

36多核處理器的技術(shù)瓶頸要想讓多核完全發(fā)揮效力，需要硬件業(yè)和軟件業(yè)更多革命性的更新。其中，可編程性是多核處理器面臨的最大問題。一旦核心多過八個(gè)，就需要執(zhí)行程序能夠并行處理。盡管在并行計(jì)算上，人類已經(jīng)探索了超過40年，但編寫、調(diào)試、優(yōu)化并行處理程序的能力還非常弱。一味增加并行的處理單元是行不通的。并行計(jì)算機(jī)的發(fā)展歷史表明，并行粒度超過100以后，程序就很難寫，能做到128個(gè)以上的應(yīng)用程序很少。CPU到了100個(gè)核以上后，現(xiàn)在并行計(jì)算機(jī)系統(tǒng)遇到的問題，在CPU一樣會(huì)存在。第36頁，共49頁，2023年，2月20日，星期四Page

37多核處理器的技術(shù)關(guān)鍵1.核心結(jié)構(gòu)的選擇目前多核處理器的核心結(jié)構(gòu)主要有同構(gòu)和異構(gòu)兩種。同構(gòu)結(jié)構(gòu)采用對(duì)稱設(shè)計(jì)，原理簡單，硬件上較易實(shí)現(xiàn)。當(dāng)前主流的雙核和四核處理器基本上都采用同構(gòu)結(jié)構(gòu)。與同構(gòu)結(jié)構(gòu)相比，異構(gòu)的優(yōu)勢是通過組織不同特點(diǎn)的核心來優(yōu)化處理器內(nèi)部結(jié)構(gòu)，實(shí)現(xiàn)處理器性能的最佳化，而且能有效地降低功耗。第37頁，共49頁，2023年，2月20日，星期四Page

38多核處理器的技術(shù)關(guān)鍵【同構(gòu)】 --x86處理器【異構(gòu)】 --fusion處理器

第38頁，共49頁，2023年，2月20日，星期四Page

39GPGPU與異構(gòu)計(jì)算從上世紀(jì)九十年代開始計(jì)算，GPU與CPU已在長達(dá)十余年的時(shí)間里一直各司其職，保持井水不犯河水的狀態(tài)。但CPU單核性能的提高受到功耗，訪存速度，設(shè)計(jì)復(fù)雜度等多重瓶頸的制約，逐漸顯露頹勢。在這種狀態(tài)下，GPU開始不甘于寄人籬下，嘗試提高自身的可編程性，接管一部分適合自己進(jìn)行運(yùn)算的應(yīng)用。后文為大家介紹Intel反擊的最新產(chǎn)品KnightsLanding.第39頁，共49頁，2023年，2月20日，星期四Page

40多核處理器的技術(shù)關(guān)鍵2.存儲(chǔ)結(jié)構(gòu)設(shè)計(jì)

處理器與主存儲(chǔ)器之間的速度差距一直是處理器結(jié)構(gòu)設(shè)計(jì)中必須考慮的問題，因?yàn)榇鎯?chǔ)系統(tǒng)自身的體系結(jié)構(gòu)設(shè)計(jì)直接關(guān)系到系統(tǒng)整體性能，會(huì)對(duì)整個(gè)芯片的尺寸、功耗、布局、性能以及運(yùn)行效率等各方面產(chǎn)生很大的影響。第40頁，共49頁，2023年，2月20日，星期四Page

41多核處理器的技術(shù)關(guān)鍵3.片上通信多核芯片上的多個(gè)核心雖然各自執(zhí)行自己的代碼，但是不同核心間可能需要進(jìn)行數(shù)據(jù)的共享和同步，因此片上通信結(jié)構(gòu)的性能將直接影響處理器的性能。第41頁，共49頁，2023年，2月20日，星期四Page

42多核處理器的技術(shù)關(guān)鍵4.低功耗設(shè)計(jì)剛才說過傳統(tǒng)單處理器的一個(gè)瓶頸就是隨著頻率的提升，功耗越來越高，最終使得芯片無法正常運(yùn)行。在早期的多核處理器設(shè)計(jì)中，主要通過降低核心頻率來降低處理器的功耗，但是這樣限制了核心的運(yùn)算性能，并沒有從根本上實(shí)現(xiàn)高性能、低功耗的目的。第42頁，共49頁，2023年，2月20日，星期四Page

43多核處理器的技術(shù)關(guān)鍵5.操作系統(tǒng)設(shè)計(jì)由于多核內(nèi)部有多個(gè)核心，那么就存在任務(wù)分配、調(diào)度、仲裁以及平衡負(fù)載等問題，多核之間的任務(wù)調(diào)度是充分利用多處理器性能的關(guān)鍵。第43頁，共49頁，2023年，2月20日，星期四Page

44多核處理器的技術(shù)關(guān)鍵6.平衡設(shè)計(jì)原則平衡設(shè)計(jì)原則是指在芯片的復(fù)雜度、內(nèi)部結(jié)構(gòu)、性能、功耗、擴(kuò)展性、部件成本等各個(gè)方面做一定的權(quán)衡，即不能為了單純地獲得某一方面的性能而導(dǎo)致其它方面的問題，在設(shè)計(jì)過程中要堅(jiān)持從整體結(jié)構(gòu)的角度去權(quán)衡各個(gè)具體的結(jié)構(gòu)問題。第44頁，共49頁，2023年，2月20日，星期四Page

45多核處理器的技術(shù)關(guān)鍵7.軟件應(yīng)用開發(fā)多核處理器在利用多個(gè)核心的并行執(zhí)行能力來提高處理器運(yùn)算性能的同時(shí)，也給軟件開發(fā)者帶來了麻煩。當(dāng)前的困境是眾多應(yīng)用并沒有利用多核的性能潛力，多核的性能優(yōu)勢沒有體現(xiàn)。第45頁，共49頁，2023年，2月20日，星期四多核CPU的發(fā)展趨勢發(fā)展趨勢異構(gòu)多核多核上將集成更多結(jié)構(gòu)簡單、低功耗的核心多核上應(yīng)用可重構(gòu)技術(shù)Page

46第46頁，共