微機(jī)原理大作業(yè)1報告版_第1頁
微機(jī)原理大作業(yè)1報告版_第2頁
微機(jī)原理大作業(yè)1報告版_第3頁
微機(jī)原理大作業(yè)1報告版_第4頁
微機(jī)原理大作業(yè)1報告版_第5頁
已閱讀5頁,還剩9頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

x本文介紹了一種使用現(xiàn)場可編程邏輯門陣列(FiledProgrbleGateArray,FPGA)和硬件描述語言(Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage,VHDL)進(jìn)行算術(shù)邏輯單元(ArithmeticLogicUnit,ALU)的設(shè)計方法。所設(shè)計11、傳送、與、或、非、異或等操作,用VHDL語言和FPGA8術(shù)邏輯單元。它具有多種指令,實(shí)現(xiàn)了8位操作數(shù)的各種運(yùn)算,最后采用VHDL語言中的語句對各模塊進(jìn)行整合,并用對其進(jìn)行仿真,很好的實(shí)現(xiàn)了所有功能。VHDL8FPGA和VHDL,可自動的進(jìn)14、程序中去掉clkALUALU。ALU組成中的部件。ALU能處理的數(shù)據(jù)位數(shù)(即字長)與機(jī)器有關(guān)。如Z80單板機(jī)中,ALU8位;IBMPC/XTAT機(jī)中,ALU16位;386486微機(jī)中,ALU32位。ALU有兩個數(shù)據(jù)輸入端和一個數(shù)據(jù)輸出端,輸入輸出的數(shù)據(jù)寬度(即位數(shù))ALU處理的數(shù)據(jù)RTL定義定義元件庫1.USE定義使用了那些自2.PACKAGE描述電路內(nèi)部的功4.ARCHITECTURE4.ARCHITECTURECompenentBehaviorCompenentBehaviorProcessDateFlowStructureCONFIGURATIONCONFIGURATIONVHDLALU1ALU 000000000100010F=A-00011F=A-B-00100011F=A-0100XF=AB0101XF=AB0110X0111XF=-1000X10011010101111001101A1110F=A-AVHDL設(shè)計較大型電路時的概念及第一、Entity如何定義u、輸入端口的規(guī)格?在開始設(shè)計電路之的,設(shè)計者必須審ArchitechtureEntityA8B818111S48ENTITYSHIPENG A:INSTD_LOGIC_VECTOR(7DOWNTO0);B:INSTD_LOGIC_VECTOR(7DOWNTOreset:INCIN:INCLK:INS:INSTD_LOGIC_VECTOR(3DOWNTO0);addr_in:INoutSTD_LOGIC_VECTOR(7DOWNTO0);BCDOUT:OUTSTD_LOGIC_VECTOR(7DOWNTO0);COUT:OUTSTD_LOGIC);END算術(shù)電路單元\移邏輯算術(shù)電路單元\移邏輯電路單ABAB輸出1ALU首先可以使用6.2進(jìn)行功能仿真,步驟如下新建一個仿真工程,vhdl文件以及激勵文件 USE--USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYSHIPENG_TB_vhd_tbISENDSHIPENG_TB_vhd_tb;ARCHITECTUREbehaviorOFSHIPENG_TB_vhd_tbISCOMPONENTSHIPENG A:INSTD_LOGIC_VECTOR(7DOWNTO0);B:INSTD_LOGIC_VECTOR(7DOWNTO0);reset:INSTD_LOGIC;CIN:INSTD_LOGIC;clk:INSTD_LOGIC;addr_in:INoutSTD_LOGIC_VECTOR(7DOWNTO0);S:INSTD_LOGIC_VECTOR(3DOWNTO0);BCDOUT:OUTSTD_LOGIC_VECTOR(7DOWNTO0);COUT:OUTSTD_LOGIC);END A,addr_in:STD_LOGIC_VECTOR(7DOWNTO0); B:STD_LOGIC_VECTOR(7DOWNTO0); RESET:STD_LOGIC; CIN: S:STD_LOGIC_VECTOR(3DOWNTO0); BCDOUT:STD_LOGIC_VECTOR(7DOWNTO0); COUT:STD_LOGIC; uut:SHIPENGPORTreset=>A=>B=>CIN=>CIN,S=>S,BCDOUT=>COUT=>COUTclockclk<=--waitfor20ns;waitfor20ns;clk<=notclk;endloop;END tb:PROCESS 200NS;-- WAITFOR200NS 200NS;--TRANSFER 200NS;--TRANSFERA- 200NS 200NS 200NS 200NS 200NS WAITFOR 200NS;--帶進(jìn)位循環(huán)左移測試 200NS 2

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論