數(shù)電重修復(fù)習(xí)時(shí)序邏輯電路的分析與設(shè)計(jì)

數(shù)電重修復(fù)習(xí)時(shí)序邏輯電路的分析與設(shè)計(jì)第1頁/共116頁教學(xué)基本要求2、熟練掌握時(shí)序邏輯電路的分析方法1、熟練掌握時(shí)序邏輯電路的描述方式及其相互轉(zhuǎn)換。3、熟練掌握時(shí)序邏輯電路的設(shè)計(jì)方法4、熟練掌握典型時(shí)序邏輯電路計(jì)數(shù)器、寄存器、移位寄存器的邏輯功能及其應(yīng)用。5、正確理解時(shí)序可編程器件的原理及其應(yīng)用。6、學(xué)會用VirelogHDL設(shè)計(jì)時(shí)序電路及時(shí)序可編程邏輯器件的方法。第2頁/共116頁6.1時(shí)序邏輯電路的基本概念6.1.1時(shí)序邏輯電路的模型與分類6.1.2時(shí)序電路邏輯的表達(dá)第3頁/共116頁6.1時(shí)序邏輯電路的基本概念6.1.1時(shí)序邏輯電路的模型與分類1.時(shí)序電路的一般化模型*電路由組合電路和存儲電路組成。*電路存在反饋。結(jié)構(gòu)特征:第4頁/共116頁輸出方程: O＝f1(I，S)激勵(lì)方程:E＝f2(I，S)狀態(tài)方程:Sn+1＝f3(E，Sn)表達(dá)輸出信號與輸入信號、狀態(tài)變量的關(guān)系式表達(dá)了激勵(lì)信號與輸入信號、狀態(tài)變量的關(guān)系式表達(dá)存儲電路從現(xiàn)態(tài)到次態(tài)的轉(zhuǎn)換關(guān)系式第5頁/共116頁2、異步時(shí)序電路與同步時(shí)序電路時(shí)序電路同步：存儲電路里所有觸發(fā)器有一個(gè)統(tǒng)一的時(shí)鐘源，它們的狀態(tài)在同一時(shí)刻更新。異步：沒有統(tǒng)一的時(shí)鐘脈沖或沒有時(shí)鐘脈沖，電路的狀態(tài)更新不是同時(shí)發(fā)生的。第6頁/共116頁輸出方程激勵(lì)方程組

狀態(tài)方程組1.邏輯方程組6.1.2時(shí)序電路功能的表達(dá)方法第7頁/共116頁狀態(tài)轉(zhuǎn)換真值表100010001100000000YA010100011100010111011101001110輸出方程狀態(tài)方程組2.根據(jù)方程組列出狀態(tài)轉(zhuǎn)換真值表第8頁/共116頁將狀態(tài)轉(zhuǎn)換真值表轉(zhuǎn)換為狀態(tài)表01/000/11111/000/11010/000/00001/000/101狀態(tài)表A=1A=0狀態(tài)轉(zhuǎn)換真值表010100011100010111011101001110100010001100000000YA第9頁/共116頁狀態(tài)表01/000/11111/000/11010/000/00001/000/101A=1A=00/01/00/11/00/11/00/11/03.根據(jù)狀態(tài)表畫出狀態(tài)圖第10頁/共116頁4.時(shí)序圖

時(shí)序邏輯電路的四種描述方式是可以相互轉(zhuǎn)換的狀態(tài)表01/000/11111/000/11010/000/00001/000/101A=1A=0根據(jù)狀態(tài)表畫出波形圖第11頁/共116頁6.2時(shí)序邏輯電路的分析6.2.1

分析同步時(shí)序邏輯電路的一般步驟6.2.2同步時(shí)序邏輯電路分析舉例第12頁/共116頁時(shí)序邏輯電路分析的任務(wù)：分析時(shí)序邏輯電路在輸入信號的作用下，其狀態(tài)和輸出信號變化的規(guī)律，進(jìn)而確定電路的邏輯功能。6.2時(shí)序邏輯電路的分析

時(shí)序電路的邏輯能是由其狀態(tài)和輸出信號的變化的規(guī)律呈現(xiàn)出來的。所以,分析過程主要是列出電路狀態(tài)表或畫出狀態(tài)圖、工作波形圖。分析過程的主要表現(xiàn)形式:第13頁/共116頁6.2.1

分析同步時(shí)序邏輯電路的一般步驟:1.了解電路的組成：電路的輸入、輸出信號、觸發(fā)器的類型等４.確定電路的邏輯功能.3.列出狀態(tài)轉(zhuǎn)換表或畫出狀態(tài)圖和波形圖；2.根據(jù)給定的時(shí)序電路圖,寫出下列各邏輯方程式：(１)輸出方程；(２)各觸發(fā)器的激勵(lì)方程;

（3）狀態(tài)方程:將每個(gè)觸發(fā)器的驅(qū)動方程代入其特性方程得狀態(tài)方程.

第14頁/共116頁例1試分析如圖所示時(shí)序電路的邏輯功能。6.2.2同步時(shí)序邏輯電路分析舉例電路是由兩個(gè)T觸發(fā)器組成的同步時(shí)序電路。解：(1)了解電路組成。第15頁/共116頁(2)根據(jù)電路列出三個(gè)方程組激勵(lì)方程組:T0=AT1=AQ0

輸出方程組:Y=AQ1Q0

將激勵(lì)方程組代入T觸發(fā)器的特性方程得狀態(tài)方程組第16頁/共116頁(3)根據(jù)狀態(tài)方程組和輸出方程列出狀態(tài)表Y=AQ1Q000/111/01111/010/01010/001/00101/000/000A=1A=0第17頁/共116頁(4)畫出狀態(tài)圖00/111/01111/010/01010/001/00101/000/000A=1A=0第18頁/共116頁00/111/01111/010/01010/001/00101/000/000A=1A=0(5)畫出時(shí)序圖Y=AQ1Q0第19頁/共116頁(6)邏輯功能分析觀察狀態(tài)圖和時(shí)序圖可知，電路是一個(gè)由信號A控制的可控二進(jìn)制計(jì)數(shù)器。當(dāng)A=0時(shí)停止計(jì)數(shù)，電路狀態(tài)保持不變；當(dāng)A=1時(shí)，在CP上升沿到來后電路狀態(tài)值加1，一旦計(jì)數(shù)到11狀態(tài)，Y輸出1，且電路狀態(tài)將在下一個(gè)CP上升沿回到00。輸出信號Y的下降沿可用于觸發(fā)進(jìn)位操作。第20頁/共116頁例2試分析如圖所示時(shí)序電路的邏輯功能。電路是由兩個(gè)JK觸發(fā)器組成的穆爾型同步時(shí)序電路。解：1.了解電路組成。J2=K2=XQ1

J1=K1=1Y=Q2Q1

2.寫出下列各邏輯方程式：輸出方程激勵(lì)方程第21頁/共116頁J2=K2=XQ1

J1=K1=1將激勵(lì)方程代入JK觸發(fā)器的特性方程得狀態(tài)方程整理得：FF2FF1第22頁/共116頁3.列出其狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖和波形圖Y=Q2Q1

11100100X=1X=0狀態(tài)轉(zhuǎn)換表10/100/101/011/000/010/011/001/0第23頁/共116頁狀態(tài)圖10/100/11101/011/01000/010/00111/001/000X=1X=0畫出狀態(tài)圖第24頁/共116頁根據(jù)狀態(tài)轉(zhuǎn)換表，畫出波形圖。1100011001111000010010110100A=1A=0Z10011100110110Q2Q1第25頁/共116頁X=0時(shí)電路功能：可逆計(jì)數(shù)器X=1時(shí)Y可理解為進(jìn)位或借位端。電路進(jìn)行加1計(jì)數(shù)電路進(jìn)行減1計(jì)數(shù)。４.確定電路的邏輯功能.第26頁/共116頁例3分析下圖所示的同步時(shí)序電路。

激勵(lì)方程組輸出方程組Z0=Q0Z1=Q1Z2=Q21.根據(jù)電路列出邏輯方程組:第27頁/共116頁得狀態(tài)方程2.列出其狀態(tài)表將激勵(lì)方程代入D觸發(fā)器的特性方程得狀態(tài)方程110111100110010101001100110011100010010001001000狀態(tài)表第28頁/共116頁3.畫出狀態(tài)圖

110111100110010101001100110011100010010001001000狀態(tài)表第29頁/共116頁3.畫出時(shí)序圖第30頁/共116頁由狀態(tài)圖可見，電路的有效狀態(tài)是三位循環(huán)碼。從時(shí)序圖可看出，電路正常工作時(shí)，各觸發(fā)器的Q端輪流出現(xiàn)一個(gè)寬度為一個(gè)CP周期脈沖信號,循環(huán)周期為3TCP。電路的功能為脈沖分配器或節(jié)拍脈沖產(chǎn)生器。4、邏輯功能分析第31頁/共116頁米利型和穆爾型時(shí)序電路電路的輸出是輸入變量A及觸發(fā)器輸出Q1、Q0

的函數(shù)，這類時(shí)序電路亦稱為米利型電路米利型電路第32頁/共116頁電路輸出僅僅取決于各觸發(fā)器的狀態(tài)，而不受電路當(dāng)時(shí)的輸入信號影響或沒有輸入變量，這類電路稱為穆爾型電路穆爾型電路第33頁/共116頁6.3同步時(shí)序邏輯電路的設(shè)計(jì)6.3.1設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟6.3.2同步時(shí)序邏輯電路設(shè)計(jì)舉例第34頁/共116頁6.3同步時(shí)序邏輯電路的設(shè)計(jì)

同步時(shí)序邏輯電路的設(shè)計(jì)是分析的逆過程,其任務(wù)是根據(jù)實(shí)際邏輯問題的要求，設(shè)計(jì)出能實(shí)現(xiàn)給定邏輯功能的電路。6.3.1設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟同步時(shí)序電路的設(shè)計(jì)過程第35頁/共116頁(1)根據(jù)給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表(2)狀態(tài)化簡-----求出最簡狀態(tài)圖；合并等價(jià)狀態(tài)，消去多余狀態(tài)的過程稱為狀態(tài)化簡等價(jià)狀態(tài)：在相同的輸入下有相同的輸出，并轉(zhuǎn)換到同一個(gè)次態(tài)去的兩個(gè)狀態(tài)稱為等價(jià)狀態(tài)。①明確電路的輸入條件和相應(yīng)的輸出要求，分別確定輸入變量和輸出變量的數(shù)目和符號。②找出所有可能的狀態(tài)和狀態(tài)轉(zhuǎn)換之間的關(guān)系。③根據(jù)原始狀態(tài)圖建立原始狀態(tài)表。第36頁/共116頁(3)狀態(tài)編碼（狀態(tài)分配）；(4)選擇觸發(fā)器的類型(6)畫出邏輯圖并檢查自啟動能力。給每個(gè)狀態(tài)賦以二進(jìn)制代碼的過程。根據(jù)狀態(tài)數(shù)確定觸發(fā)器的個(gè)數(shù)，(5)求出電路的激勵(lì)方程和輸出方程；（M:狀態(tài)數(shù);n:觸發(fā)器的個(gè)數(shù)）2n-1<M≤2n

第37頁/共116頁例1用D觸發(fā)器設(shè)計(jì)一個(gè)8421BCD碼同步十進(jìn)制加計(jì)數(shù)器。8421碼同步十進(jìn)制加計(jì)數(shù)器的狀態(tài)表000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次態(tài)現(xiàn)態(tài)計(jì)數(shù)脈沖CP的順序6.3.2同步時(shí)序邏輯電路設(shè)計(jì)舉例第38頁/共116頁000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次態(tài)現(xiàn)態(tài)計(jì)數(shù)脈沖CP的順序(2)確定激勵(lì)方程組0000000100011110011010100010110001001000激勵(lì)信號D3、D2、D1、D0是觸發(fā)器初態(tài)的函數(shù)D3、D2、D1、D0、是觸發(fā)器初態(tài)還是次態(tài)的函數(shù)？第39頁/共116頁畫出各觸發(fā)器激勵(lì)信號的卡諾圖

0

0

0

0

0

0

1

0

×

×

×

×

1

0

×

×

D3

Q3Q2

0

0

1

0

1

1

0

1

×

×

×

×

0

0

×

×

D2

0

0

1

0

1

0

1

0

1

×

×

×

×

0

0

×

×

1

0

0

1

1

0

0

1

×

×

×

×

1

0

×

×

D0

D1

n

Q1Q000011110000111100001111000011110Q3Q2Q1Q0Q1Q0Q3Q20001111000011110Q3Q2Q1Q00001111000011110第40頁/共116頁畫出完全狀態(tài)圖電路具有自啟動能力(3)畫出邏輯圖，并檢查自啟動能力第41頁/共116頁畫出邏輯圖第42頁/共116頁例2:設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測器。電路的輸入信號X是與時(shí)鐘脈沖同步的串行數(shù)據(jù)，其時(shí)序關(guān)系如下圖所示。輸出信號為Z；要求電路在X信號輸入出現(xiàn)110序列時(shí)，輸出信號Z為1，否則為0。a——初始狀態(tài);b——A輸入1后;c——A輸入11后;d——A輸入110后。2.）定義輸入輸出邏輯狀態(tài)和每個(gè)電路狀態(tài)的含義；1.）確定輸入、輸出變量及電路的狀態(tài)數(shù):輸入變量：A狀態(tài)數(shù)：4個(gè)輸出變量：Z解:(1)根據(jù)給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表第43頁/共116頁2.狀態(tài)化簡列出原始狀態(tài)轉(zhuǎn)換表現(xiàn)態(tài)次態(tài)/輸出A=0A=1aa

/0b

/0ba

/0c

/0cd/1c/0da/0b/0現(xiàn)態(tài)次態(tài)／輸出A=0A=1aa/0b

/0ba

/0c/0ca/1c

/0abc0/01/00/01/01/00/1第44頁/共116頁3、狀態(tài)分配令a=00，b=01，c=11，現(xiàn)態(tài)Q1Q0Q1n+1Q0n+1／YA=0A=10000

/001

/00100

/011

/01100

/111

/04、選擇觸發(fā)器的類型觸發(fā)器個(gè)數(shù):兩個(gè)。類型：采用對CP

下降沿敏感的

JK

觸發(fā)器。abc0/01/00/01/01/00/1第45頁/共116頁

5.求激勵(lì)方程和輸出方程現(xiàn)態(tài)Q1Q0Q1n+1Q0n+1／YA=0A=10000

/001

/00100

/011

/01100

/111

/0J=XK=1J=1K=XJ=XK=0J=0K=X狀態(tài)轉(zhuǎn)換真值表及激勵(lì)信號K0J0K1J1激勵(lì)信號YA0000000××00010100××10100000××1×00111101×0×110001×1×1111110×0第46頁/共116頁

卡諾圖化簡得激勵(lì)方程輸出方程

0

0

0

0

×

×

0

1

Y

Q1

Q0

A0100110110

0

0

1

0

×

×

×

×

J1

010Q1QA00011110

×

×

×

×

×

×

0

1

K1

0

1

×

×

×

×

×

×

×

×

0

1

×

×

0

1

J0

K0

Q1Q0A0001111001AQ0Q101000111100100011110Q0AQ1第47頁/共116頁

6.根據(jù)激勵(lì)方程和輸出方程畫出邏輯圖,并檢查自啟動能力激勵(lì)方程輸出方程第48頁/共116頁當(dāng)=10時(shí)100001110/01/00/01/01/00/10/11/0輸出方程能自啟動檢查自啟動能力和輸出A=0=00A=1=11第49頁/共116頁輸出方程修改電路第50頁/共116頁例；用D觸發(fā)器設(shè)計(jì)狀態(tài)變化滿足下狀態(tài)圖的時(shí)序邏輯電路第51頁/共116頁1、列出原始狀態(tài)表原始狀態(tài)表f/1a/0gf/1g/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次態(tài)/輸出（Sn+1/Y）現(xiàn)態(tài)（Sn）第52頁/共116頁f/1a/0gf/1g

/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次態(tài)/輸出（Sn+1/Y）現(xiàn)態(tài)（Sn）第一次化簡狀態(tài)表f/1e/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次態(tài)/輸出（Sn+1/Y）現(xiàn)態(tài)（Sn）2、狀態(tài)表化簡第53頁/共116頁011/1000/0100011/1100/0011011/0000/0010011/0010/0001001/0000/0000A=1A=0次態(tài)/輸出（Sn+1/Y）現(xiàn)態(tài)（Sn）已分配狀態(tài)的狀態(tài)表2、狀態(tài)編碼a=000;b=001;c=010;d=011;e=100最后簡化的狀態(tài)表d/1a/0ed/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次態(tài)/輸出（Sn+1/Y）現(xiàn)態(tài)（Sn）第54頁/共116頁三種狀態(tài)分配方案狀態(tài)方案1自然二進(jìn)制碼方案2格雷碼方案3“一對一”a00000000001b00100100010c01001100100d01101001000e10011010000第55頁/共116頁狀態(tài)轉(zhuǎn)換真值表11101001000000011110111000010110011010100000001001101100001001000100100000000000Y(D0)(D1)(D2)A3、求激勵(lì)方程、輸出方程第56頁/共116頁

D2

0

0

0

0

0

0

0

1

×

×

×

×

0

0

×

×

Q2Q1

D1

0

0

1

1

0

1

1

0

×

×

×

×

0

1

×

×

D0

0

1

1

0

0

1

1

0

×

×

×

×

0

1

×

×

A

Y

0

0

0

0

0

0

1

0

×

×

×

×

0

1

×

×

Q0AQ0AQ2Q1Q2Q1Q0AQ2Q1Q0A0001111000011110000111100001111000011110000111100001111000011110第57頁/共116頁畫出邏輯電路第58頁/共116頁畫出完整的狀態(tài)圖，檢查所設(shè)計(jì)的計(jì)數(shù)器能否自啟動.第59頁/共116頁6.4異步時(shí)序邏輯電路的分析一.異步時(shí)序邏輯電路的分析方法：分析步驟:3.確定電路的邏輯功能。2.列出狀態(tài)轉(zhuǎn)換表或畫出狀態(tài)圖和波形圖；1.寫出下列各邏輯方程式：b)觸發(fā)器的激勵(lì)方程；c)輸出方程d)狀態(tài)方程a)時(shí)鐘方程第60頁/共116頁（1）分析狀態(tài)轉(zhuǎn)換時(shí)必須考慮各觸發(fā)器的時(shí)鐘信號作用情況有作用，則令cpn=1；否則cpn=0根據(jù)激勵(lì)信號確定那些cpn=1的觸發(fā)器的次態(tài)，cpn=0的觸發(fā)器則保持原有狀態(tài)不變。（2）每一次狀態(tài)轉(zhuǎn)換必須從輸入信號所能觸發(fā)的第一個(gè)觸發(fā)器開始逐級確定（3）每一次狀態(tài)轉(zhuǎn)換都有一定的時(shí)間延遲同步時(shí)序電路的所有觸發(fā)器是同時(shí)轉(zhuǎn)換狀態(tài)的，與之不同，異步時(shí)序電路各個(gè)觸發(fā)器之間的狀態(tài)轉(zhuǎn)換存在一定的延遲，也就是說，從現(xiàn)態(tài)Sn到次態(tài)Sn+1的轉(zhuǎn)換過程中有一段“不穩(wěn)定”的時(shí)間。在此期間，電路的狀態(tài)是不確定的。只有當(dāng)全部觸發(fā)器狀態(tài)轉(zhuǎn)換完畢，電路才進(jìn)入新的“穩(wěn)定”狀態(tài)，即次態(tài)Sn+1。注意:第61頁/共116頁例1分析如圖所示異步電路1.寫出電路方程式①時(shí)鐘方程②輸出方程③激勵(lì)方程CP0=CLK④求電路狀態(tài)方程

觸發(fā)器如有時(shí)鐘脈沖的上升沿作用時(shí)，其狀態(tài)變化；如無時(shí)鐘脈沖上升沿作用時(shí)，其狀態(tài)不變。CP1=Q0二.異步時(shí)序邏輯電路的分析舉例

第62頁/共116頁

3.列狀態(tài)表、畫狀態(tài)圖、波形圖00CP0CP1Q0Q1CP11110x11010010x00011(X----無觸發(fā)沿,----有觸發(fā)沿)

第63頁/共116頁根據(jù)狀態(tài)圖和具體觸發(fā)器的傳輸延遲時(shí)間tpLH和tpHL，可以畫出時(shí)序圖4.邏輯功能分析該電路是一個(gè)異步二進(jìn)制減計(jì)數(shù)器，Z信號的上升沿可觸發(fā)借位操作。也可把它看作為一個(gè)序列信號發(fā)生器。第64頁/共116頁例2分析如圖所示異步時(shí)序邏輯電路.

第65頁/共116頁狀態(tài)方程時(shí)鐘方程

解(1)列出各邏輯方程組第66頁/共116頁(2)列出狀態(tài)表110100010010110100100100000cp0cp1cp2110001111010001011100001101000001001001111110（CP=0表示無時(shí)鐘下降沿，CP=1表示有時(shí)鐘下降沿）第67頁/共116頁電路是一個(gè)異步五進(jìn)制加計(jì)數(shù)電路。(4)邏輯功能分析(3)畫出狀態(tài)圖第68頁/共116頁6.5若干典型的時(shí)序邏輯集成電路6.5.1寄存器和移位寄存器6.5.2計(jì)數(shù)器第69頁/共116頁6.5若干典型的時(shí)序邏輯集成電路1、寄存器6.5.1寄存器和移位寄存器寄存器:是數(shù)字系統(tǒng)中用來存儲代碼或數(shù)據(jù)的邏輯部件。它的主要組成部分是觸發(fā)器。

一個(gè)觸發(fā)器能存儲1位二進(jìn)制代碼，存儲n位二進(jìn)制代碼的寄存器需要用n個(gè)觸發(fā)器組成。寄存器實(shí)際上是若干觸發(fā)器的集合。第70頁/共116頁8位CMOS寄存器74HC374脈沖邊沿敏感的寄存器第71頁/共116頁8位CMOS寄存器74HC/HCT3741111110111第72頁/共116頁8位CMOS寄存器74LV374高阻HH↑H高阻LL↑H存入數(shù)據(jù)，禁止輸出HH↑L對應(yīng)內(nèi)部觸發(fā)器的狀態(tài)LL↑L存入和讀出數(shù)據(jù)Q0~Q7DNCP輸出內(nèi)部觸發(fā)器輸入工作模式第73頁/共116頁2、移位寄存器移位寄存器是既能寄存數(shù)碼，又能在時(shí)鐘脈沖的作用下使數(shù)碼向高位或向低位移動的邏輯功能部件。按移動方式分單向移位寄存器雙向移位寄存器左移位寄存器移位寄存器的邏輯功能分類移位寄存器的邏輯功能右移位寄存器第74頁/共116頁(1)基本移位寄存器（a）電路串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸出端第75頁/共116頁D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1=D1=Q0nQ2n+1=D2=Qn1Q3n+1=D3=Qn22、寫出激勵(lì)方程：3、寫出狀態(tài)方程：(b).工作原理D2=Qn1D0D2D1D3

第76頁/共116頁

1

0

11

0

1

10

1

1

00

0

00

00

0

0FF0FF1FF2FF31CP后2CP后3CP后4CP后1101

1Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn21011第77頁/共116頁DSI=11010000,從高位開始輸入

經(jīng)過4個(gè)CP脈沖作用后，從DS端串行輸入的數(shù)碼就可以從Q0Q1Q2Q3并行輸出。串入并出

經(jīng)過7個(gè)CP脈沖作用后，從DSI端串行輸入的數(shù)碼就可以從DO端串行輸出。串入串出第78頁/共116頁（2）典型集成電路內(nèi)部邏輯圖8位移位寄存器74HC/HCT164第79頁/共116頁2.多功能雙向移位寄存器多功能移位寄存器工作模式簡圖（1）工作原理高位移向低位----左移低位移向高位----右移第80頁/共116頁實(shí)現(xiàn)多種功能雙向移位寄存器的一種方案(僅以FFm為例)S1S0=00S1S0=01高位移向低位S1S0=10S1S0=11并入不變低位移向高位第81頁/共116頁（2）典型集成電路CMOS4位雙向移位寄存器74HC/HCT194第82頁/共116頁74HCT194的功能表

7D3D2D1D0DI3*DI2*DI1*DI0*↑××HHH6H××××↑H×LHH5L××××↑L×LHH4H××××↑×HHLH3L××××↑×LHLH2×××××××LLH1LLLL×××××××××LDI3DI2DI1DI0左移DSL右移DSRS0S1行并行輸入時(shí)鐘CP串行輸入控制信號清零輸出輸入第83頁/共116頁2、計(jì)數(shù)器的分類按脈沖輸入方式，分為同步和異步計(jì)數(shù)器按進(jìn)位體制，分為二進(jìn)制、十進(jìn)制和任意進(jìn)制計(jì)數(shù)器按邏輯功能，分為加法、減法和可逆計(jì)數(shù)器概述1、計(jì)數(shù)器的邏輯功能

計(jì)數(shù)器的基本功能是對輸入時(shí)鐘脈沖進(jìn)行計(jì)數(shù)。它也可用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列及進(jìn)行數(shù)字運(yùn)算等等。6.5.2計(jì)數(shù)器第84頁/共116頁同步計(jì)數(shù)器異步計(jì)數(shù)器加計(jì)數(shù)器減計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器非二進(jìn)制計(jì)數(shù)器

十進(jìn)制計(jì)數(shù)器

任意進(jìn)制計(jì)數(shù)器加計(jì)數(shù)器減計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器非二進(jìn)制計(jì)數(shù)器

十進(jìn)制計(jì)數(shù)器

任意進(jìn)制計(jì)數(shù)器…………第85頁/共116頁(1)異步二進(jìn)制計(jì)數(shù)器---4位異步二進(jìn)制加法計(jì)數(shù)器①

工作原理1、二進(jìn)制計(jì)數(shù)器第86頁/共116頁結(jié)論:

計(jì)數(shù)器的功能：不僅可以計(jì)數(shù)也可作為分頻器。第87頁/共116頁如考慮每個(gè)觸發(fā)器都有1tpd的延時(shí)，電路會出現(xiàn)什么問題？異步計(jì)數(shù)脈沖的最小周期Tmin=ntpd。（n為位數(shù)）第88頁/共116頁②典型集成電路中規(guī)模集成電路74HC/HCT393中集成了兩個(gè)4位異步二進(jìn)制計(jì)數(shù)器在5V、25℃工作條件下，74HC/HCT393中每級觸發(fā)器的傳輸延遲時(shí)間典型值為6ns。74HC/HCT393的邏輯符號第89頁/共116頁Q0在每個(gè)CP都翻轉(zhuǎn)一次Q1僅在Q0=1后的下一個(gè)CP到來時(shí)翻轉(zhuǎn)FF0可采用T=1的T觸發(fā)器FF1可采用T=Q0的T觸發(fā)器Q3僅在Q0=Q1=Q2=1后的下一個(gè)CP到來時(shí)翻轉(zhuǎn)FF2可采用T=Q0Q1T的觸發(fā)器Q2僅在Q0=Q1=1后的下一個(gè)CP到來時(shí)翻轉(zhuǎn)FF3可采用T=Q0Q1Q2T的觸發(fā)器4位二進(jìn)制計(jì)數(shù)器狀態(tài)表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3進(jìn)位輸出電路狀態(tài)計(jì)數(shù)順序(2)二進(jìn)制同步加計(jì)數(shù)器第90頁/共116頁4位二進(jìn)制同步加計(jì)數(shù)器邏輯圖CE=0保持不變CE=1計(jì)數(shù)第91頁/共116頁4位二進(jìn)制同步加計(jì)數(shù)器時(shí)序圖第92頁/共116頁

(2)典型集成計(jì)數(shù)器74LVC1612選1數(shù)據(jù)選擇器第93頁/共116頁(2)時(shí)序圖TC=CET?Q3Q2Q1Q0第94頁/共116頁74LVC161邏輯功能表輸入輸出清零預(yù)置使能時(shí)鐘預(yù)置數(shù)據(jù)輸入計(jì)數(shù)進(jìn)位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCL××××××××LLLLLHL××↑D3D2D1D0D3D2D1D0*HHL××××××保持*HH×L×××××保持LHHHH↑××××計(jì)數(shù)*CR的作用？PE的作用？第95頁/共