mos管有源電阻和無(wú)源器件

mos管有源電阻和無(wú)源器件第一頁(yè)，共49頁(yè)。MOS管交流小信號(hào)模型

MOS管低頻小信號(hào)模型小信號(hào)是指對(duì)偏置的影響非常小的信號(hào)。由于在很多模擬電路中，MOS管被偏置在飽和區(qū)，所以主要推導(dǎo)出在飽和區(qū)的小信號(hào)模型。在飽和區(qū)時(shí)MOS管的漏極電流是柵源電壓的函數(shù)，即為一個(gè)壓控電流源，電流值為gmVGS，且由于柵源之間的低頻阻抗很高，因此可得到一個(gè)理想的MOS管的小信號(hào)模型，如圖所示。第二頁(yè)，共49頁(yè)。MOS管交流小信號(hào)模型其中（a）為理想的小信號(hào)模型。實(shí)際的模擬集成電路中MOS管存在著二階效應(yīng)，而由于溝道調(diào)制效應(yīng)等效于漏源之間的電阻ro；而襯底偏置效應(yīng)則體現(xiàn)為背柵效應(yīng)，即可用漏源之間的等效壓控電流源gmbVBS表示，因此MOS管在飽和時(shí)的小信號(hào)等效模型如圖(b)所示。上圖所示的等效電路是最基本的，根據(jù)MOS管在電路中不同的接法可以進(jìn)一步簡(jiǎn)化。

(a)(b)第三頁(yè)，共49頁(yè)。MOS管交流小信號(hào)模型MOS管高頻小信號(hào)等效電路在高頻應(yīng)用時(shí)，MOS管的分布電容就不能忽略。即在考慮高頻交流小信號(hào)工作時(shí)必須考慮MOS管的分布電容對(duì)電路性的影響，所以MOS管的高頻小信號(hào)等效電路可以在其低頻小信號(hào)等效電路的基礎(chǔ)上加入MOS管的級(jí)間電容實(shí)現(xiàn)，如圖所示。第四頁(yè)，共49頁(yè)。MOS管交流小信號(hào)模型不同工作狀態(tài)（截止、飽和、線性）時(shí)MOS管的分布電容值不同，因此若進(jìn)行詳細(xì)的計(jì)算比較困難，但可以通過(guò)軟件模擬進(jìn)行分析。另外，在高頻電路中必須注意其工作頻率受MOS管的最高工作頻率的限制（即電路的工作頻率如高于MOS管的最高工作頻率時(shí)，電路不能正常工作）。第五頁(yè)，共49頁(yè)。有源電阻

MOS管的適當(dāng)連接使其工作在一定狀態(tài)（飽和區(qū)或是線性區(qū)），利用其直流電阻與交流電阻可以作為電路中的電阻元件使用。MOS二極管作電阻MOS二極管是指把MOS晶體管的柵極與漏極相互短接構(gòu)成二端器件，如圖所示。

第六頁(yè)，共49頁(yè)。有源電阻由上圖可知，MOS二極管的柵極與漏極具有同的電位，MOS管總是工作在飽和區(qū)，根據(jù)飽和薩氏方程可知其轉(zhuǎn)移特性曲線（漏極電流－柵源電壓間的關(guān)系曲線）如下圖所示。NMOSPMOS第七頁(yè)，共49頁(yè)。有源電阻(1)直流電阻此時(shí)NMOS管的直流電阻為：PMOS管的直流電阻為：

由以上兩式可以發(fā)現(xiàn)：MOS二極管的直流電阻與器件的尺寸相關(guān)，并且還取決于VGS的值。

第八頁(yè)，共49頁(yè)。有源電阻（二）交流電阻交流電阻可以視為MOS管的輸出特性曲線在VDS＝VGS時(shí)的斜率，對(duì)于理想的情況，即忽略溝道調(diào)制效應(yīng)時(shí)，其值為無(wú)窮大。考慮溝道調(diào)制效應(yīng)時(shí)，交流電阻是一有限值，但遠(yuǎn)大于在該工作點(diǎn)上的直流電阻，且其值基本恒定。第九頁(yè)，共49頁(yè)。有源電阻1）忽略襯底偏置效應(yīng)首先根據(jù)飽和薩氏方程，可得到其電壓與電流特性：則有：

上式說(shuō)明當(dāng)流過(guò)三極管的電流確定后，MOS管的二端壓降僅與幾何尺寸有關(guān)。第十頁(yè)，共49頁(yè)。有源電阻再根據(jù)MOS二極管的低頻小信號(hào)模型，有：V1＝V和I＝V/ro＋gmV。所以小信號(hào)工作時(shí)MOS二極管可近似為一個(gè)兩端電阻，其值為：

由上式可以看出：二極管連接的MOS管的交流電阻等于其跨導(dǎo)的倒數(shù)，且為一非線性電阻。但由于在模擬電路中一般交流信號(hào)幅度較小，因此，在直流工作點(diǎn)確定后，可以認(rèn)為其值為一恒定值。

第十一頁(yè)，共49頁(yè)。有源電阻2）考慮襯底偏置效應(yīng)如果考慮體效應(yīng)，如下圖（a）所示，由于襯底接地電位，則有：V1＝－V，Vbs＝－V，其等效電路如下圖（b）所示。（a)(b)第十二頁(yè)，共49頁(yè)。有源電阻根據(jù)KCL定理，由上圖（b）可以得到：

所以此時(shí)的等效電阻為：

上式即為考慮了襯底偏置效應(yīng)與溝道調(diào)制效應(yīng)的小信號(hào)電阻，由上式可知：在考慮襯底效應(yīng)后，從M1的源端看其阻抗降低了。

第十三頁(yè)，共49頁(yè)。有源電阻2MOS管的柵極接固定偏置根據(jù)MOS管的柵極所接的固定偏置的大小不同，MOS管可工作于飽和區(qū)與三極管區(qū)。在實(shí)際應(yīng)用中，根據(jù)輸出端不同，又可分為漏輸出與源輸出兩類(lèi)工作方式。

第十四頁(yè)，共49頁(yè)。有源電阻1）漏輸出，源極交流接地VGS是固定的，當(dāng)MOS管的漏源電壓大于柵極的過(guò)驅(qū)動(dòng)電壓時(shí)，MOS管工作于飽和區(qū)，忽略溝道調(diào)制效應(yīng)時(shí)，其阻值為無(wú)窮大，但實(shí)際阻值應(yīng)考慮溝道調(diào)制效應(yīng)，可用飽和薩氏方程求出：

而當(dāng)漏源電壓小于柵極過(guò)驅(qū)動(dòng)電壓時(shí)，MOS管工作于三極管區(qū)，此時(shí)的等效輸出電阻為：

第十五頁(yè)，共49頁(yè)。有源電阻2）源輸出，漏極交流接地此時(shí)柵源電壓隨輸出電壓變化，當(dāng)MOS管工作于飽和區(qū)時(shí)，其輸出電阻為1/gm；而當(dāng)MOS管工作于三極管區(qū)時(shí)，其輸出電阻值為：

式中的gm為器件跨導(dǎo)，而gd則為器件導(dǎo)納。且有：

所以此時(shí)的輸出電阻值較小。第十六頁(yè)，共49頁(yè)。有源電阻總之，當(dāng)MOS管在電路中作有源電阻時(shí)，一般柵接固定電位（接漏是一種特例），這時(shí)根據(jù)柵電壓大小來(lái)判定MOS管的工作區(qū)域（飽和區(qū)與三極管區(qū)），另外，輸出的端口是源端或是漏端，其呈現(xiàn)的阻抗也不同。

第十七頁(yè)，共49頁(yè)。無(wú)源器件

在模擬集成電路中的無(wú)源器件主要是指電阻、電容等，精密的電阻、電容是MOS模擬電路設(shè)計(jì)所要求的主要基本元件，電阻或電容在電路應(yīng)用中最關(guān)鍵的是要提供精確的元件值，但在大多數(shù)情況下，電阻或電容的絕對(duì)值不如它們的比值那么重要。

第十八頁(yè)，共49頁(yè)。無(wú)源器件電阻電阻是模擬電路的最基本的元件，在集成電路中有多種設(shè)計(jì)和制造方法，并有無(wú)源電阻與有源電阻之分。電阻的大小一般以方塊數(shù)來(lái)表示，電阻的絕對(duì)值為：

式中R□為單位方塊電阻值，L和W分別是指電阻的長(zhǎng)度與寬度。

第十九頁(yè)，共49頁(yè)。無(wú)源器件若假定這些參數(shù)是統(tǒng)計(jì)無(wú)關(guān)的，則電阻值的偏差可表示為：

在大多數(shù)情況下，由于L>>ΔL，所以上式可簡(jiǎn)化成：

通常對(duì)于上式中第一項(xiàng)偏差，離子注入電阻比擴(kuò)散電阻要小，襯底硅電阻比多晶硅電阻要?。ǘ嗑Ч璨牧暇Я＝Y(jié)構(gòu)變化增加所致）；第二項(xiàng)偏差，隨著光刻技術(shù)特別是干法刻蝕即等離子刻蝕技術(shù)的出現(xiàn)，該項(xiàng)偏差大大減小。

第二十頁(yè)，共49頁(yè)。無(wú)源器件在某些設(shè)計(jì)中，要求精確的電阻比值，對(duì)稱叉指式設(shè)計(jì)布局用來(lái)補(bǔ)償薄層電阻與條寬范圍的梯度變化。在電阻設(shè)計(jì)時(shí)還需注意相對(duì)于襯底的寄生電容可能把一些高頻噪聲通過(guò)電阻疊加在有用信號(hào)上，所以在設(shè)計(jì)時(shí)對(duì)一些特殊電阻必須加電屏蔽（如阱接地，采用多晶電阻或雙多晶結(jié)構(gòu)）。

第二十一頁(yè)，共49頁(yè)。無(wú)源器件－源/漏擴(kuò)散電阻金屬柵與硅柵技術(shù)的NMOS和CMOS工藝，與漏源區(qū)同時(shí)制成。方塊電阻值為R□＝20~100Ω，在需要較大電阻時(shí)，需要很多方塊，占用很大面積，所以一般不用擴(kuò)散電阻制作大阻值的電阻。精度為±20%，溫度系數(shù)為500~1500ppm/℃，電壓系數(shù)為100~500ppm/V，所以不能用作精密電阻。存在大的寄生電容（n+-p結(jié)電容），并且由于存在淺結(jié)，所以會(huì)產(chǎn)生壓電電阻，從而引入誤差。

第二十二頁(yè)，共49頁(yè)。無(wú)源器件－P阱（N阱）擴(kuò)散電阻（阱電阻或溝道電阻）CMOS金屬柵和硅柵工藝。R□＝1000~5000Ω，并且其薄層電阻值更高。由于阱的擴(kuò)散深度及其引起的橫向擴(kuò)散約有5至10微米，使電阻條不可能做得很窄。且電阻條之間還需要設(shè)計(jì)出溝道截止環(huán)，以消除電阻間的表面反型層漏電流，因此在制作大電阻時(shí)，其面積也較大。具有大的電壓系數(shù)，且其電阻精度為±40%。第二十三頁(yè)，共49頁(yè)。無(wú)源器件－注入電阻NMOS和CMOS金屬柵與硅柵工藝?？梢耘c耗盡層注入相結(jié)合。方塊電阻R□＞500~1000Ω（最大為1MΩ），可以制作較大電阻而不用占很大面積。電阻阻值易于控制，但需要一次額外的掩膜。但離子注入與襯底間所形成的p-n結(jié)存在不同的反偏時(shí)，耗盡層寬度不同，因此導(dǎo)電層內(nèi)的載流子流量會(huì)發(fā)生變化，所以電阻的線性度不理想，電壓系數(shù)高，并且由于氧化層表面電荷的影響，導(dǎo)電層表面的載流子濃度也不穩(wěn)定，因此大電阻的精度受一定的限制。這類(lèi)電阻具有小的溫度系數(shù)，但很難消除壓電電阻效應(yīng)。

第二十四頁(yè)，共49頁(yè)。無(wú)源器件－多晶電阻NMOS與CMOS硅柵工藝，與源/漏同時(shí)擴(kuò)散。方塊電阻為R□＝30~200Ω。制作大電阻時(shí)，可另外再加上一次光刻，用離子注入較小劑量來(lái)實(shí)現(xiàn)，其阻值可達(dá)10千歐/方塊。但多晶硅電阻的薄層電阻大小，除與離子注入劑量有關(guān)外，還與多晶硅的厚度，多晶硅的淀積質(zhì)量等有關(guān)，因此難以用來(lái)制作精密電阻。溫度系數(shù)為500~1500ppm/℃，電阻誤差較大。但可以通過(guò)激光與多晶絲來(lái)調(diào)節(jié)電阻值，且由于多晶硅下面有厚的氧化層與電路隔離，其寄生電容大大減小。第二十五頁(yè)，共49頁(yè)。無(wú)源器件－薄膜電阻NMOS和CMOS的金屬柵與硅柵工藝，需要額外的工藝步驟，通過(guò)濺射方法把Ni-Cr、Cr-Si或鉬按一定比例成分淀積在硅片的絕緣層上實(shí)現(xiàn)。方塊電阻值可由所用材料的性質(zhì)比例成分和淀積層厚度決定，一般情況下，薄膜厚度為幾百至幾千埃，方塊電阻：Ni-Cr為幾百歐/方，Cr-Si為幾百至幾千歐/方。薄膜電阻的線性度最好，電壓系數(shù)很小，溫度系數(shù)也?。s100ppm/℃），與MOS的其它工藝條件無(wú)關(guān)。并且可以用激光修正、氧化、退火等提高電阻的精度。第二十六頁(yè)，共49頁(yè)。無(wú)源器件－電容

在MOS模擬集成電路中，電容也是一個(gè)不可或缺的元件，由于其易于與MOS器件相匹配，且制造較易，匹配精度比電阻好，所以得到了較廣泛的應(yīng)用。多數(shù)都用SiO2作為介質(zhì)，但也有采用SiO2/Si3N4夾層作為介質(zhì)，主要是利用Si3N4較高的介電常數(shù)特性來(lái)制作較大的電容。由于沉積氧化層厚度有較大的偏差，因此沉積氧化物通常不適用于制作精密電容器。在理想情況下，其電容值可用下式進(jìn)行計(jì)算：

第二十七頁(yè)，共49頁(yè)。無(wú)源器件－電容標(biāo)準(zhǔn)偏差為：

通常選擇W＝L（提高電容的Q值），則上式中后二項(xiàng)的誤差取決于光刻誤差，通常稱之為邊緣誤差；而上式中前兩項(xiàng)的誤差為氧化層效應(yīng)誤差。在小電容時(shí)，起主導(dǎo)作用的是邊緣效應(yīng)誤差，而大電容時(shí)主要取決于氧化層誤差。電容器的比例精度主要取決于它們的面積比（特別是小電容）

第二十八頁(yè)，共49頁(yè)。無(wú)源器件－電容PN結(jié)電容直接利用PN結(jié)構(gòu)成的電容，這類(lèi)電容具有大的電壓系數(shù)和非線性，因此并不常用。MOS電容只適用于NMOS與CMOS金屬柵工藝，如圖所示溫度系數(shù)為25ppm/℃，電容誤差為±15%。這是一種與電壓相關(guān)的電容，電壓系數(shù)為25ppm/V。第二十九頁(yè)，共49頁(yè)。無(wú)源器件－電容多晶與體硅之間的電容（PIS）NMOS與CMOS多晶硅柵（金屬柵）工藝實(shí)現(xiàn)，需要額外一次離子注入來(lái)形成底板的n+重?fù)诫s區(qū)，以多晶硅為上極板，二氧化硅為介質(zhì)，n+為下極板構(gòu)成電容。襯底必須接一個(gè)固定電位，此時(shí)多晶與體硅間的電容可認(rèn)為是一無(wú)極性的電容，但存在底板pn結(jié)寄生電容（15%~30%）。電壓系數(shù)-10ppm/V，溫度系數(shù)20~50ppm/℃，誤差±15%。另外，這類(lèi)電容可以通過(guò)多晶條的激光修正來(lái)調(diào)節(jié)電容值。第三十頁(yè)，共49頁(yè)。無(wú)源器件－電容雙多晶電容（PIP）由NMOS與CMOS雙多晶工藝實(shí)現(xiàn)，其上下極板都為多晶，介質(zhì)為薄氧化層。介質(zhì)氧化層一般與柵氧同時(shí)形成。電壓系數(shù)為100ppm/V，溫度系數(shù)100ppm/℃。多晶2的面積可以小于薄氧化層面積，從而只有較小的寄生電容（厚氧電容）。由于雙層多晶硅電容具有性能穩(wěn)定、寄生電容小等優(yōu)點(diǎn)，因此在MOS集成電路中有廣泛應(yīng)用。第三十一頁(yè)，共49頁(yè)。無(wú)源器件－電容MOS器件作電容由于MOS管中存在著明顯的電容結(jié)構(gòu)，因此可以用MOS器件制作成一個(gè)電容使用。如果一個(gè)NMOS管的源、漏、襯底都接地而柵電壓接正電壓，當(dāng)VG上升并達(dá)到Vth時(shí)在多晶硅下的襯底表面將開(kāi)始出現(xiàn)一反型層。在這種條件下NMOS可看成一個(gè)二端器件，并且不同的柵壓會(huì)產(chǎn)生厚度不一樣的反型層，從而有不同的電容值。

第三十二頁(yè)，共49頁(yè)。無(wú)源器件－電容1、耗盡型區(qū)：柵壓為一很負(fù)的值，柵上的負(fù)電壓就會(huì)把襯底中的空穴吸引到氧化層表面，即構(gòu)成了積累區(qū)，此時(shí)，由于只有積累區(qū)出現(xiàn)，而無(wú)反型層，且積累層的厚度很厚，因此積累層的電容可以忽略。此時(shí)的NMOS管可以看成一個(gè)單位面積電容為Cox的電容，其中間介質(zhì)則為柵氧。當(dāng)VGS上升時(shí)，襯底表面的空穴濃度下降，積累層厚度減小，則積累層電容增大，該電容與柵氧電容相串后使總電容減小，直至VGS趨于0，積累層消失，當(dāng)VGS略大于0時(shí)，在柵氧下產(chǎn)生了耗盡層，總電容最小。

第三十三頁(yè)，共49頁(yè)。無(wú)源器件－電容2、弱反型區(qū)VGS繼續(xù)上升，則在柵氧下面就產(chǎn)生耗盡層，并開(kāi)始出現(xiàn)反型層，該器件進(jìn)入了弱反型區(qū)，在這種模式下，其電容由Cox與Cb串聯(lián)而成，并隨VGS的增大，其電容量逐步增大。3、強(qiáng)反型區(qū)當(dāng)VGS超過(guò)Vth時(shí)，其二氧化硅表面則保持為一溝道，且其單位電容又為Cox。第三十四頁(yè)，共49頁(yè)。無(wú)源器件－電容金屬與多晶電容（MIP）通過(guò)NMOS與CMOS硅柵工藝實(shí)現(xiàn)，在蒸鋁之前用光刻的方法刻去多晶硅上的厚氧化層，然后在制作柵氧化層時(shí)在多晶硅上熱生長(zhǎng)一薄氧化層，最后蒸鋁，從而得到了鋁－氧化層－多晶硅電容。這種電容通常位于場(chǎng)區(qū)。當(dāng)然也可以用多晶硅作為電容的上極板，而金屬作為其下極板，介質(zhì)為氧化層構(gòu)成電容。第三十五頁(yè)，共49頁(yè)。無(wú)源器件－電容MIP電容的特點(diǎn)：可以對(duì)多晶條進(jìn)行修正以獲得較精確的電容值。由于介質(zhì)變化與張馳使得在Q－V中的滯后，所以CVD氧化層不適用于作為電容介質(zhì)。在多晶硅與襯底之間存在寄生電容，由于其介質(zhì)為厚的場(chǎng)氧化層，因此該寄生電容很小，通常為所需電容的十分之一；而從可靠性考慮，其金屬層必須大于介質(zhì)氧化層，所以金屬層與襯底間存在寄生電容，但其值則更小，只為所需電容的百分之一左右。電壓系數(shù)為100ppm/V，溫度系數(shù)為：100ppm/℃。第三十六頁(yè)，共49頁(yè)。無(wú)源器件－電容多晶與場(chǎng)注入?yún)^(qū)的電容只能在帶場(chǎng)注入的NMOS與CMOS硅柵工藝中采用，由于該電容的介質(zhì)為厚的場(chǎng)氧，所以單位面積的氧化層電容較小。在應(yīng)用這類(lèi)電容時(shí)，電容的底板必須與襯底相連。MIM電容這是最近出現(xiàn)的一種電容結(jié)構(gòu)。其中的介質(zhì)層是專門(mén)形成的，而不是單純的場(chǎng)氧。第三十七頁(yè)，共49頁(yè)。短溝道效應(yīng)

隨著半導(dǎo)體工藝水平的發(fā)展以及在實(shí)際應(yīng)用中所要求的高速、低功耗以及小的版圖面積等，MOS器件尺寸的不斷縮小，在當(dāng)前的0.13um的CMOS工藝，最小溝道長(zhǎng)度已經(jīng)低于0.15μm，由此會(huì)引入一系列高階效應(yīng)。此時(shí)，就不能完全用一階薩氏方程來(lái)描述MOS器件的特性，必須考慮按比例縮小后的高階效應(yīng)，這種效應(yīng)統(tǒng)稱為短溝道效應(yīng)。

第三十八頁(yè)，共49頁(yè)。按比例縮小1按比例縮小理論在CMOS工藝中MOS管具有按比例縮小的性質(zhì)，MOS器件按比例縮小大大改進(jìn)了數(shù)字集成電路的性能表明其有很大的潛力。按比例縮小有三種理論：恒定電場(chǎng)CF理論、恒定電壓CV理論、準(zhǔn)恒壓QCV理論。理想的按比例縮小理論即為恒定電場(chǎng)CF理論，是指器件所有的橫向和縱向尺寸都縮小α倍（α＞1）；閾值電壓和電源電壓降低α倍；所有的摻雜濃度增加α倍。因此器件尺寸和電壓一起縮小，則晶體管內(nèi)部所有電場(chǎng)保持不變。恒定電壓按比例縮小理論是指器件尺寸減小α倍，摻雜濃度增大α倍，而電壓保持不變，因而電場(chǎng)增大α倍。而準(zhǔn)恒壓按比例縮小理論是介于以上兩種理論之間。第三十九頁(yè)，共49頁(yè)。按比例縮小的影響

主要介紹CF理論對(duì)MOS器件的一些主要參數(shù)性能的影響。1、MOS管的電容1）總的柵氧電容由于器件的縱向尺寸按比使縮小了α倍，則柵氧厚度也縮小了α倍，所以單位面積的柵氧電容增大了α倍。器件總的柵氧電容則為：

上式表明器件總的柵氧電容減小為原來(lái)的1/α。

第四十頁(yè)，共49頁(yè)。按比例縮小的影響2）源/漏結(jié)電容主要由底板電容（即耗盡區(qū)電容）與側(cè)壁電容構(gòu)成，所以在分析CF對(duì)源/漏結(jié)電容的影響時(shí)需綜合考慮這兩部分的影響。單位面積的耗盡層電容：在按CF理論進(jìn)行縮小時(shí)單位面積的耗盡層電容主要取決于其耗盡層厚度，而耗盡層厚度可表示為：

式中NA和ND表示結(jié)兩邊的摻雜濃度，φB＝VTln(NAND/ni2)，VR是反向偏置電壓。假定VR＞＞φB，可得：

第四十一頁(yè)，共49頁(yè)。按比例縮小的影響上式表明，耗盡層的厚度也按比例縮小α倍，因此單位面積的耗盡區(qū)電容增大了α倍。再考慮單位寬度的側(cè)壁電容Cjsw，同理，由于pn結(jié)結(jié)深減小α倍，而耗盡層厚度也減小α倍，因此單位寬度的側(cè)壁電容保持不變。所以源/漏