華東師范大學-計算機組成原理8

華東師范大學_計算機組成原理8第一頁，共75頁?！?總線系統(tǒng)8.1總線的概念和結(jié)構(gòu)形態(tài)8.2總線接口8.3總線的仲裁、定時和數(shù)據(jù)傳送模式8.4PCI總線第二頁，共75頁?！?總線系統(tǒng)8.1總線的概念和結(jié)構(gòu)形態(tài)第三頁，共75頁。8.1總線的概念和結(jié)構(gòu)形態(tài)一、總線的基本概念總線是構(gòu)成計算機系統(tǒng)的互連機構(gòu)，是多個系統(tǒng)功能部件之間進行數(shù)據(jù)傳送的公共通路包括：控制線路——遵循總線協(xié)議，傳輸請求和確認信號，并指出數(shù)據(jù)線上的數(shù)據(jù)類型數(shù)據(jù)線路——在源和目的間傳遞數(shù)據(jù)包括數(shù)據(jù)、地址和復雜指令第四頁，共75頁。

一、總線的基本概念1.總線的特性·物理特性：指總線的物理連接方式，包括總線的根數(shù)，總線的插頭、插座的形狀，引腳線的排列方式等·功能特性：描述總線中每一根線的功能·電氣特性：定義每一根線上信號的傳遞方向以及有效電平范圍·時間特性：定義了各信號的時序關(guān)系第五頁，共75頁。一、總線的基本概念2.總線的標準化為了使各廠家生產(chǎn)的相同功能部件可以互換使用，必須制訂統(tǒng)一的系統(tǒng)總線的標準微型計算機系統(tǒng)采用的典型系統(tǒng)總線標準ISA總線（16位，帶寬8MB/s）EISA總線（32位，帶寬33.3MB/s）PCI總線（64位，帶寬100MB/s）第六頁，共75頁。2.總線的標準化·總線帶寬·

總線本身所能達到的最高傳輸速率·是衡量總線性能的重要指標·單位兆字節(jié)每秒(MB/s)·帶寬受到總線布線長度、總線驅(qū)動器/接收器性能、連接在總線上的模塊數(shù)等諸多因素的影響第七頁，共75頁?！た偩€帶寬例1）(1)某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz，則總線帶寬是多少?(2)如果一個總線周期中并行傳送64位數(shù)據(jù)，總線時鐘頻率升為66MHz，則總線帶寬是多少?第八頁，共75頁?！た偩€帶寬解：設(shè)總線帶寬用Dr表示，總線時鐘周期用T=1/f表示，一個總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得：Dr=D/T=D×1/T=D×f=4B×33×1000000/s=132MB/s(2)64位=8B，

Dr=D×f=8B×66×1000000/s=528MB/s第九頁，共75頁。8.1總線的概念和結(jié)構(gòu)形態(tài)二、總線的連接方式總線可分為：處理器-內(nèi)存總線——長度短，速度快I/O總線——擴展外設(shè)，往往采用標準總線例：USB、RS-232、1394、ATA等特殊功能總線——例：圖形總線第十頁，共75頁。二、總線的連接方式單總線結(jié)構(gòu)使用一條單一的系統(tǒng)總線來連接CPU、主存和I/O設(shè)備CPU主存設(shè)備適配器設(shè)備適配器系統(tǒng)總線……第十一頁，共75頁。二、總線的連接方式·特點：

·各部件分時使用總線交換信息

·要求連接到總線上的邏輯部件必須高速運行，以便需要使用總線時能迅速獲得總線控制權(quán)；而當不再使用總線時，能迅速放棄總線控制權(quán)·優(yōu)點：易于擴充·缺點：總線由多設(shè)備共用，可能導致較大的時間延遲第十二頁，共75頁。二、總線的連接方式多總線結(jié)構(gòu)CPU主存IOP（通道）背板總線處理器-內(nèi)存總線I/O適配器I/O適配器……I/O總線通道實際上是一臺具有特殊功能的處理器，又稱為IOP(I/O處理器)，它分擔了一部分CPU的功能，以實現(xiàn)對外設(shè)的統(tǒng)一管理及外設(shè)與主存之間的數(shù)據(jù)傳送。顯然，由于增加了IOP，使整個系統(tǒng)的效率大大提高優(yōu)點：各種不同性能的部件通過各自的總線傳輸信息，效率高缺點：增加了硬件代價第十三頁，共75頁。二、總線的連接方式大多數(shù)計算機采用了分層次的多總線結(jié)構(gòu)，在這種結(jié)構(gòu)中，速度差異較大的設(shè)備模塊使用不同速度的總線，而速度相近的設(shè)備模塊使用同一類總線優(yōu)點：充分發(fā)揮總線效能第十四頁，共75頁。6.1總線結(jié)構(gòu)實例Pentium計算機主板的總線結(jié)構(gòu)框圖CPU總線也稱CPU—存儲器總線是一個64位數(shù)據(jù)線和32位地址線的同步總線CPU是這條總線的主控者，但必要時可放棄總線控制權(quán)Pentium機使用該總線與低速I/O設(shè)備連接ISA總線控制邏輯還通過主板上的片級總線與實時鐘/日歷、ROM、鍵盤和鼠標控制器(8042微處理器)等芯片相連接

Pentium計算機主板總線結(jié)構(gòu)框圖是一個三層次的多總線結(jié)構(gòu)：CPU總線、PCI總線、ISA總線Pentium機總線系統(tǒng)中有一個核心邏輯芯片組，簡稱PCI芯片組，包括主存控制器、cache控制器芯片、北橋芯片和南橋芯片

CPU－PCI總線的橋稱為北橋；PCI總線－ISA總線的橋稱為南橋橋的功能：信號緩沖、電平轉(zhuǎn)接、控制協(xié)議轉(zhuǎn)換

PCI總線用于連接高速的I/O設(shè)備模塊。通過“橋”芯片，上面與更高速的CPU總線相連，下面與低速的ISA總線相接PCI總線采用集中式仲裁方式，有專用的PCI總線仲裁器第十五頁，共75頁。二、總線的連接方式Pentium4PC機的I/O系統(tǒng)的組織結(jié)構(gòu)

處理器通過兩塊主要芯片與外設(shè)連接：·

北橋（DMA控制器）：連接處理器、內(nèi)存、AGP圖像總線和南橋芯片?！?/p>

南橋：與多種I/O總線相連。第十六頁，共75頁。8.1總線的概念和結(jié)構(gòu)形態(tài)三、總線結(jié)構(gòu)對計算機系統(tǒng)性能的影響1.最大存儲容量最大存儲容量取決于地址總線的位數(shù)有兩種編址方式：

·統(tǒng)一編址：利用同一個地址空間編址主存單元和I/O端口

·獨立編址：主存和I/O為兩個獨立的地址空間第十七頁，共75頁。三、總線結(jié)構(gòu)對計算機系統(tǒng)性能的影響2.指令系統(tǒng)

·采用獨立編址時，需設(shè)置I/O指令

·在多總線系統(tǒng)中，指令系統(tǒng)必須要有I/O指令，以區(qū)分訪問是使用哪條總線第十八頁，共75頁。三、總線結(jié)構(gòu)對計算機系統(tǒng)性能的影響3.吞吐量計算機系統(tǒng)的吞吐量是指流入、處理和流出系統(tǒng)的信息速率系統(tǒng)吞吐率主要取決于主存的存取周期（非流水線方式）采用雙端口存儲器，分別連于不同的總線，以增加主存的有效速度在多總線系統(tǒng)中，I/O工作由通道完成，所以系統(tǒng)的吞吐率要高于單總線第十九頁，共75頁。§8總線系統(tǒng)8.1總線的概念和結(jié)構(gòu)形態(tài)8.2總線接口第二十頁，共75頁。8.2總線接口一、信息的傳遞方式計算機系統(tǒng)中，信息傳輸采用二種方式：

·串行傳送

·并行傳送

第二十一頁，共75頁。一、信息的傳遞方式1.串行傳送當信息以串行方式傳送時，只有一條傳輸線，且采用脈沖傳送在串行傳送時，按順序來傳送表示一個數(shù)碼的所有二進制位(bit)的脈沖信號，通常以第一個脈沖信號表示數(shù)碼的最低有效位，最后一個脈沖信號表示數(shù)碼的最高有效位第二十二頁，共75頁。1.串行傳送傳送控制方式：①以“位時間”區(qū)別每一個二進制位；②每個“位時間”內(nèi)包含一個同步脈沖，以控制發(fā)送和接受數(shù)據(jù)并-串轉(zhuǎn)換串-并轉(zhuǎn)換傳送數(shù)據(jù)發(fā)送部件接收部件00000101高位低位T8T7T6T5T4T3T2T1位時間傳送脈沖第二十三頁，共75頁。1.串行傳送在串行傳送時，被傳送的數(shù)據(jù)需要在發(fā)送部件中進行并-串轉(zhuǎn)換，這稱為拆卸；而在接收部件又需要進行串-并轉(zhuǎn)換，這稱為裝配串行傳送的主要優(yōu)點是只需要一條傳輸線，這一點對長距離傳輸顯得特別重要，不管傳送的數(shù)據(jù)量有多少，只需要一條傳輸線，成本比較低廉第二十四頁，共75頁。一、信息的傳遞方式2.并行傳送信息的各位通過各自的傳輸線并行傳輸發(fā)送部件接收部件高位低位10111000第二十五頁，共75頁。8.2總線接口二、接口的基本概念外設(shè)的功能和特性差異很大I/O設(shè)備連接主機存在以下主要問題：

·工作速度的匹配問題；

·時序的配合問題；

·信息表示格式的一致性問題；

·信息類型及信號電平的匹配問題第二十六頁，共75頁。二、接口的基本概念為了協(xié)調(diào)這些差異，在設(shè)備和主機的連接處增加一個邏輯部件——接口接口即I/O設(shè)備適配器，具體指CPU和主存、外圍設(shè)備之間通過總線進行連接的邏輯部件接口部件在它動態(tài)連接的兩個部件之間起著“轉(zhuǎn)換器”的作用，以便實現(xiàn)彼此之間的信息傳送第二十七頁，共75頁。二、接口的基本概念1.接口的典型功能控制：接口靠程序的指令信息來控制外圍設(shè)備的動作，如啟動、關(guān)閉設(shè)備等緩沖：接口在外圍設(shè)備和計算機系統(tǒng)其他部件之間起到一個緩沖器的作用，以補償速度上的差異狀態(tài)：接口監(jiān)視外圍設(shè)備的工作狀態(tài)并保存狀態(tài)信息。狀態(tài)信息包括數(shù)據(jù)“準備就緒”、“忙”、“錯誤”等等，供CPU查詢第二十八頁，共75頁。1.接口的典型功能轉(zhuǎn)換：接口可以完成任何要求的數(shù)據(jù)轉(zhuǎn)換，例如并-串轉(zhuǎn)換或串-并轉(zhuǎn)換，因此數(shù)據(jù)能在外圍設(shè)備和CPU之間正確地進行傳送整理：接口可以完成一些特別的功能，例如在需要時可以修改字計數(shù)器或當前內(nèi)存地址寄存器程序中斷：每當外圍設(shè)備向CPU請求某種動作時，接口即產(chǎn)生一個中斷請求信號送CPU第二十九頁，共75頁。二、接口的基本概念2.一個適配器通常有兩個接口界面：①和系統(tǒng)總線的接口，CPU和適配器的數(shù)據(jù)交換一定是并行方式②和外設(shè)的接口，適配器和外設(shè)的數(shù)據(jù)交換可以是并行方式，也可以是串行方式根據(jù)外圍設(shè)備采用串行數(shù)據(jù)或并行數(shù)據(jù)的方式不同，適配器分為串行數(shù)據(jù)接口和并行數(shù)據(jù)接口兩大類第三十頁，共75頁。二、接口的基本概念3.異步串行通信方式每傳送一個字符均要附加一些同步信息，常以一個起始位表示字符的開始，用停止位表示字符的結(jié)束，稱為一幀。通信雙方應(yīng)約定：①波特率（bps）：每秒傳送的代碼位數(shù)

通信波特率標準一般為：1200、2400、4800、9600和19200等第三十一頁，共75頁。二、接口的基本概念例2）利用串行方式傳送字符，每秒鐘傳送的比特(bit)位數(shù)常稱為波特率。假設(shè)數(shù)據(jù)傳送速率是120個字符/秒，每一個字符格式規(guī)定包含10個bit(起始位、停止位、8個數(shù)據(jù)位)，問傳送的波特率是多少?每個bit占用的時間是多少?解：波特率為：10位×120/秒=1200波特每個bit占用的時間Td是波特率的倒數(shù)：Td=1/1200=0.833×10-3s=0.833ms第三十二頁，共75頁。3.異步串行通信方式②幀格式

·1個起始位：低電平

·5～8個數(shù)據(jù)位：低位在前；高位在后

·1個校驗位：奇校/偶校/不校驗

·1/1.5/2位停止位：高電平

·空閑位：高電平相鄰兩個字符間加入，可任意長第三十三頁，共75頁。3.異步串行通信方式例3）用異步通信方式傳送字符“4”，設(shè)幀格式為數(shù)據(jù)位7位；偶校驗；1位停止位，請畫出傳輸波形圖。解：“4”的ASCII字符=34H=0110100B0010110起始位校驗位停止位空閑位第三十四頁，共75頁。§8總線系統(tǒng)8.1總線的概念和結(jié)構(gòu)形態(tài)8.2總線接口8.3總線的仲裁、定時和數(shù)據(jù)傳送模式第三十五頁，共75頁。8.3總線的仲裁、定時和數(shù)據(jù)傳送模式一、總線的仲裁連接到總線上的功能模塊有主動和被動兩種形態(tài)

主設(shè)備：主方可以啟動一個總線周期從設(shè)備：從方只能響應(yīng)主方的請求每次總線操作，只能有一個主方占據(jù)總線控制權(quán)，但同一時間里可以有一個或多個從方第三十六頁，共75頁。一、總線的仲裁總線仲裁部件：解決多個主設(shè)備同時競爭總線控制權(quán)的問題仲裁策略：優(yōu)先級公平策略總線占用期：主方持續(xù)控制總線的時間仲裁方式：按照總線仲裁電路的位置不同分為：集中式仲裁

分布式仲裁第三十七頁，共75頁。一、總線的仲裁1.集中式仲裁集中式仲裁中每個功能模塊至少有兩條線連到中央仲裁器①送往仲裁器的總線請求信號線BR②仲裁器送出的總線授權(quán)信號線BG有三種方式：鏈式查詢方式計數(shù)器定時查詢方式獨立請求方式第三十八頁，共75頁。1.集中式仲裁①鏈式查詢方式中央仲裁器設(shè)備接口0設(shè)備接口1設(shè)備接口nDABGBRBS需有三根控制線：·

BS（忙）：有效，表示總線正被使用；·

BR（總線請求）：有效，表示至少有一部件要求使用總線；·

BG（總線授權(quán)）：有效，表示總線控制部件響應(yīng)總線請求主要特點：總線授權(quán)信號BG串行地從一個接口傳送到下一個接口假如BG到達的接口無總線請求，則繼續(xù)下傳；假如BG到達的接口有總線請求，該設(shè)備撤消BR請求，并置位BS，

該接口獲得了總線控制權(quán)。裁決器感知BS有效，撤消BG信號?！るx中央仲裁器最近的設(shè)備具有最高優(yōu)先級優(yōu)點:鏈路簡單，易于擴充缺點:①電路故障敏感，如果第i個設(shè)備的接口中有關(guān)鏈的電路有故障，那么第i個以后的設(shè)備都不能進行工作了②優(yōu)先級固定，如果優(yōu)先級高的設(shè)備出現(xiàn)頻繁的請求，優(yōu)先級較低的設(shè)備則可能長期不能使用總線。。。第三十九頁，共75頁。②計數(shù)器定時查詢方式1.集中式仲裁總線上的任一設(shè)備要求使用總線時，通過BR線發(fā)出總線請求中央仲裁器接到請求信號后，若此時BS線為“0”，則啟動計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設(shè)備每個設(shè)備接口都有一個設(shè)備地址判別電路，當?shù)刂肪€上的計數(shù)值與請求總線的設(shè)備地址相一致時，該設(shè)備置“1”BS線，獲得總線控制權(quán)，中央裁決器感知BS=1，即中止計數(shù)每次計數(shù)可以從“0”開始，也可以從中止點開始·優(yōu)先級固定：每次計數(shù)從“0”開始，·優(yōu)先級循環(huán)：計數(shù)從中止點開始，則每個設(shè)備使用總線的優(yōu)先級相等計數(shù)器的初值也可用程序來設(shè)置，這可以方便地改變優(yōu)先次序·缺點：增加線數(shù)（送計數(shù)地址值）中央仲裁器設(shè)備接口0設(shè)備接口1設(shè)備接口nDABRBS設(shè)備地址。。。第四十頁，共75頁。③獨立請求方式1.集中式仲裁

每一個共享總線的設(shè)備均有一對總線請求線BRi和總線授權(quán)線BGi當設(shè)備要求使用總線時，便發(fā)出該設(shè)備的請求信號中央仲裁器中的排隊電路決定首先響應(yīng)哪個設(shè)備的請求，并向該設(shè)備發(fā)出授權(quán)信號BGi中央仲裁器設(shè)備接口0設(shè)備接口1設(shè)備接口nBR0BG0BR1BG1DABGnBRn優(yōu)點：·響應(yīng)時間快·優(yōu)先級靈活：·預(yù)先固定；·可通過程序來改變優(yōu)先次序；

·可采用屏蔽(禁止)某個請求的辦法，不響應(yīng)來自無效設(shè)備的請求缺點：控制復雜，增加線數(shù)。。。第四十一頁，共75頁。一、總線的仲裁2.分布式仲裁分布式仲裁不需要中央仲裁器，每個潛在的主功能模塊都有自己的仲裁號和仲裁器當它們有總線請求時，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁總線上的編號與自己的編號進行比較

·如果仲裁總線上的優(yōu)先級大，則總線請求不予響應(yīng)，設(shè)備撤消其仲裁號

·獲勝者的仲裁號保留在仲裁總線上顯然，分布式仲裁以優(yōu)先級仲裁策略為基礎(chǔ)第四十二頁，共75頁。8.3總線的仲裁、定時和數(shù)據(jù)傳送模式二、總線的定時總線的一次信息傳送過程，大致可分為如下五個階段：請求總線總線仲裁尋址(目的地址)信息傳送狀態(tài)返回(或錯誤報告)第四十三頁，共75頁。二、總線的定時為了同步主方、從方的操作，必須制訂定時協(xié)議定時：事件出現(xiàn)在總線上的時序關(guān)系兩種定時方式：

同步方式異步方式第四十四頁，共75頁。二、總線的定時1.同步定時在同步定時協(xié)議中，事件出現(xiàn)在總線上的時刻由總線時鐘信號來確定同步定時適用于總線長度較短、各功能模塊存取時間比較接近的情況

優(yōu)點：以固定時鐘進行控制，控制簡單缺點：·

必須考慮與慢速設(shè)備的同步，系統(tǒng)傳輸效率不高（工作在同一時鐘頻率下）

·

存在時鐘偏差第四十五頁，共75頁。1.同步定時讀數(shù)據(jù)的同步時序：CPU發(fā)讀命令→存儲器地址譯碼→→讀出數(shù)據(jù)總線時鐘啟動信號讀命令認可地址數(shù)據(jù)地址線數(shù)據(jù)線讀操作第四十六頁，共75頁。二、總線的定時2.異步定時總線上的各部件有各自的時鐘，以應(yīng)答方式同步傳送在異步定時協(xié)議中，后一事件出現(xiàn)在總線上的時刻取決于前一事件的結(jié)束，即建立在應(yīng)答式或互鎖機制基礎(chǔ)上不需要統(tǒng)一的公共時鐘信號異步定時的優(yōu)點是總線周期長度可變，不把響應(yīng)時間強加到功能模塊上，因而允許快速和慢速的功能模塊連接到同一總線上

優(yōu)點：系統(tǒng)傳輸效率高

缺點：增加總線控制的復雜性，增加了成本第四十七頁，共75頁。讀命令主同步(MSYN)數(shù)據(jù)數(shù)據(jù)線地址地址線從同步(SSYN)2.異步定時讀數(shù)據(jù)的異步時序：主方：發(fā)讀命令→啟動主同步→從方響應(yīng)→發(fā)送數(shù)據(jù)存儲器地址信號（從同步有效）→CPU讀取數(shù)據(jù)→從方測到主同步撤消→主方測到從同步撤消撤消主同步撤消從同步撤消數(shù)據(jù)、地址、命令CPU例：存儲器請求應(yīng)答第四十八頁，共75頁。8.3總線的仲裁、定時和數(shù)據(jù)傳送模式例4）結(jié)合仲裁和數(shù)傳控制兩個過程仲裁采用集中式二維結(jié)構(gòu)：·獨立請求

·鏈式查詢方式第四十九頁，共75頁。例4）總線事務(wù)：①某主設(shè)備請求占用總線，發(fā)BRi②當前總線周期結(jié)束，裁決器根據(jù)獨立請求方式的優(yōu)先級給予響應(yīng)，發(fā)BGi

③BGi鏈式傳送至第一個有請求的設(shè)備，該設(shè)備即下降自己的BRi信號，并發(fā)SACK作出響應(yīng)回答④裁決器收到SACK信號，即下降BGi作出回答⑤若此時無其他設(shè)備正在使用總線(BUSY=0)，由該設(shè)備置“1”BUSY，表示占用總線⑥數(shù)傳結(jié)束，撤消BUSY及SACK，由CPU重新獲得總線控制權(quán)⑦若仲裁結(jié)束時總線正忙（現(xiàn)行主-從設(shè)備正在進行數(shù)傳），則等待，直至BUSY為低（非忙）·裁決與數(shù)傳并行執(zhí)行；·增加SACK信號，作為獲勝響應(yīng)信號第五十頁，共75頁。8.3總線的仲裁、定時和數(shù)據(jù)傳送模式三、總線數(shù)據(jù)傳送模式裁決的優(yōu)勝者，獲得總線的控制權(quán)

目的：進行數(shù)據(jù)傳送總線標準大都能支持以下四類模式的數(shù)據(jù)傳送：讀、寫操作塊傳送操作寫后讀、讀修改寫操作廣播、廣集操作第五十一頁，共75頁。三、總線數(shù)據(jù)傳送模式①讀、寫操作讀操作：從方→主方寫操作：主方→從方主方先以一個總線周期發(fā)出命令和從方地址，經(jīng)過一定的延時再開始數(shù)據(jù)傳送總線周期為了提高總線利用率，減少延時損失，主方完成尋址總線周期后可讓出總線控制權(quán)，以使其他主方完成更緊迫的操作。然后再重新競爭總線，完成數(shù)據(jù)傳送總線周期第五十二頁，共75頁。三、總線數(shù)據(jù)傳送模式②塊傳送操作只需給出塊的起始地址，然后對固定塊長度的數(shù)據(jù)一個接一個地讀出或?qū)懭雽τ贑PU(主方)、存儲器(從方)而言的塊傳送，常稱為猝發(fā)式傳送，其塊長一般固定為數(shù)據(jù)線寬度(存儲器字長)的n倍第五十三頁，共75頁。三、總線數(shù)據(jù)傳送模式③寫后讀、讀修改寫操作只給出一個地址，或進行先寫后讀操作，或進行先讀后寫操作前者用于校驗?zāi)康?，后者用于多道程序系統(tǒng)中對共享存儲資源的保護這兩種操作和猝發(fā)式操作一樣，主方掌管總線直到整個操作完成第五十四頁，共75頁。三、總線數(shù)據(jù)傳送模式④廣播、廣集操作一般數(shù)據(jù)傳送只在一個主方和一個從方之間進行點對點但有的總線允許一個主方對多個從方進行寫操作，這種操作稱為廣播

點對多與廣播相反的操作稱為廣集，它將選定的多個從方數(shù)據(jù)在總線上完成AND或OR操作，用以檢測多個中斷源多對點第五十五頁，共75頁?！?總線系統(tǒng)8.1總線的概念和結(jié)構(gòu)形態(tài)8.2總線接口8.3總線的仲裁、定時和數(shù)據(jù)傳送模式8.4PCI總線第五十六頁，共75頁。8.4PCI總線一、概述PCI總線（PeripheralComponentInterconnet)——外圍設(shè)備互連PCI是一種新型的高帶寬的、獨立于處理器的總線，廣泛應(yīng)用于桌面系統(tǒng)、服務(wù)器系統(tǒng)以及便攜機中。第五十七頁，共75頁。一、概述特點：·高性能、支持線性猝發(fā)方式

·獨立于處理器

·采用多路復用技術(shù)

·具有自動配置功能

·采用集中式獨立仲裁方式，裁決與數(shù)傳并行進行

·多種標準格式，分別支持：32位：3.3V/5V64位：3.3V/5V第五十八頁，共75頁。處理器/Cache處理器/Cache主存控制器主存PCI設(shè)備PCI設(shè)備主設(shè)備HOST橋目標設(shè)備RAM目標設(shè)備I/OPCI設(shè)備PCI/LEGACY總線橋PCI/PCI橋LAGACY設(shè)備LAGACY設(shè)備PCI設(shè)備PCI設(shè)備PCI總線結(jié)構(gòu)框圖PCI總線PCI總線HOST總線LEGACY總線連接各種高速的PCI設(shè)備，PCI設(shè)備可以是主設(shè)備，也可以是從設(shè)備，或兼而有之在PCI設(shè)備中不存在DMA的概念，這是因為PCI總線支持無限的猝發(fā)式傳送系統(tǒng)中允許有多條PCI總線，它們可以使用HOST橋與HOST總線相連，也可使用PCI/PCI橋與已和HOST總線相連的PCI總線相連第五十九頁，共75頁。8.4PCI總線二、PCI總線信號使用同步時序協(xié)議，總線時鐘CLK為方波信號，頻率為33.3MHz采用32/64位數(shù)據(jù)線和32位地址線，數(shù)據(jù)線和地址線是一組線，分時復用總線周期類型由C/BE’線上的總線命令給出采用集中式仲裁方式，總線請求信號REQ’,總線授權(quán)信號GNT’

IDSEL（初始化設(shè)備選擇）用于配置讀寫期間的芯片選擇其他控制信號：LOCK’、PERR’、SERR’

其他可選類信號、JTAG信號第六十頁，共75頁。二、PCI總線信號一個總線周期由一個地址期及一個或多個數(shù)據(jù)期組成?？偩€周期長度由周期類型和FRAME’（幀）、IRDY’（主就緒）、TRDY’（目標就緒）和STOP’（停止）等信號控制；握手：

·啟動總線周期的主設(shè)備，在地址期送出總線命令和目標設(shè)備地址。目標設(shè)備以

DEVSEL’（設(shè)備選擇）信號予以響應(yīng)

·數(shù)傳握手信號為IRDY’和TRDY’第六十一頁，共75頁。8.4PCI總線三、總線周期類型PCI總線周期由當前被授權(quán)的主設(shè)備發(fā)起

·支持任何主從設(shè)備之間點到點的對等訪問

·支持廣播讀寫PCI總線周期類型由主設(shè)備在C/BE[3-0]線上送出的4位總線命令代碼指明，被目標設(shè)備譯碼確認，然后主從雙方協(xié)調(diào)配合完成指定的總線周期操作

第六十二頁，共75頁。三、總線周期類型PCI總線共有12種周期類型，另4種保留

·

存儲器讀/寫總線周期

·I/O讀/寫總線周期

·存儲器多重讀周期

·存儲器讀行周期

·存儲器寫和使無效周期

·特殊周期

·中斷確認總線周期

·配置讀/寫周期

·雙地址周期第六十三頁，共75頁。三、總線周期類型①存儲器讀/寫總線周期I/O讀/寫總線周期以猝發(fā)式傳送為基本機制，一次猝發(fā)式傳送總線周期通常由一個地址期和一個或幾個數(shù)據(jù)周期組成存儲器讀/寫周期的操作，取決于PCI總線上的存儲器控制器是否支持存儲器/cache之間的PCI傳輸協(xié)議，如果支持，則存儲器讀/寫一般是通過cache來進行；否則，是以數(shù)據(jù)塊非緩存方式來傳輸?shù)诹捻摚?5頁。三、總線周期類型②存儲器多重讀周期 存儲器讀行周期猝發(fā)長度不同③存儲器寫和使無效周期

存儲器寫和使無效周期與存儲器寫周期的區(qū)別在于，前者不僅保證一個完整的cache行被寫入，而且在總線上廣播“無效”信息，命令其他cache中的同一行地址變?yōu)闊o效第六十五頁，共75頁。三、總線周期類型④特殊周期

用于主設(shè)備將其信息(如狀態(tài)信息)廣播到多個目標方，目標方無需以DEVSEL信號響應(yīng)，但無權(quán)終止此操作⑤中斷確認總線周期

即中斷響應(yīng)周期第六十六頁，共75頁。三、總線周期類型⑥配置讀/寫周期

PCI有三個相互獨立的物理地址空間，即存儲器、I/O、配置空間配置空間為256個內(nèi)部寄存器，用于保存系統(tǒng)初始化設(shè)置的配置參數(shù)。CPU通過HOST橋的配置地址、配置數(shù)據(jù)寄存器訪問PCI設(shè)備的配置空間⑦雙地址周期

用于主方指示它正在使用64位地址第六十七頁，共75頁。8.4PCI總線四、PCI總線的數(shù)傳規(guī)程讀操作總線周期時序示例PCI總線周期操作過程的特點：采用同步時序協(xié)議，總線上所有事件，即信號電平轉(zhuǎn)換出現(xiàn)在時鐘信號的下跳沿時刻，而對信號的采樣出現(xiàn)在時鐘信號的上跳沿時刻總線周期由被授權(quán)的主方啟動以幀F(xiàn)RAME#(=FRAME’)信號變?yōu)橛行碇甘疽粋€總線周期的開始一個總線周期由一個地址期和一個或多個數(shù)據(jù)期組成，在地址期內(nèi)除給出目標地址外，還在C/BE#線上給出總線命令以指明總線周期類型地址期為一個總線時鐘周期，一個數(shù)據(jù)期在沒有等待狀態(tài)下也是一個時鐘周期總線周期長度由主方確定，在總線周期期間FRAME#持續(xù)有效，但在最后一個數(shù)據(jù)期開始前撤除主方啟動一個總線周期時要求目標方確認，目標方對地址譯碼，在延遲一個時鐘周期后發(fā)出DEVSEL#信號給予響應(yīng)，否則主設(shè)備終止總線周期主方結(jié)束一個總線周期時不要求目標方確認，以FRAME#告之；目標方感知FRAME#無效，即進行最后一次數(shù)傳

IRDY#和TRDY#為主、從設(shè)備準備好信號，主或從方未準備好時，可使信號無效，由主方插入等待信號讀準備好：主方準備好接收數(shù)據(jù)；從方已將數(shù)據(jù)送到數(shù)據(jù)總線上寫準備好：主方已將數(shù)據(jù)送到數(shù)據(jù)總線上；從方準備好接收數(shù)據(jù)當目標方出現(xiàn)故障時，以STOP信號有效通知主方終止總線周期當主方獲得總線控制權(quán)，且總線非忙時，使FRAME#有效，進入數(shù)傳T2開始時，從方選中，并獲知本總線周期操作類型T2下降沿，轉(zhuǎn)換復用總線功能，期間主、從方作數(shù)傳準備，若主方準備好，使IRDY#有效被選中的從方給出確認信號，DEVSEL#有效，若從方數(shù)據(jù)準備好，則使TRDY#有效，通知主方總線上數(shù)據(jù)有效主方由T4上升沿讀取數(shù)據(jù)，若下一周期仍可讀取數(shù)據(jù)，則置位字節(jié)允許線，否則進入等待狀態(tài)若從設(shè)備未準備好數(shù)據(jù)(TRDY#無效)，數(shù)據(jù)2延遲送出(數(shù)據(jù)1維持)，T5上升沿主方不讀取數(shù)據(jù)T6時刻，從方準備好數(shù)據(jù)，數(shù)據(jù)總線上為有效數(shù)據(jù)3，但主方未準備好，則使IRDY#無效，通知從方維持數(shù)據(jù)數(shù)傳達最后一個總線周期時，主方撤消FRAME#信號，但IRDY#有效，以讀取最后一個數(shù)據(jù)主、從方使所有信號無效，數(shù)傳結(jié)束，進入空閑態(tài)PCI總線在時鐘控制下，采用全互鎖應(yīng)答