第六章組合邏輯電路

第六章組合邏輯電路課件第1頁，共108頁，2023年，2月20日，星期三第五節(jié)組合電路的分析設計方法

組合邏輯電路：由若干個基本門電路組合而成，其任何時刻電路的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該時刻以前的電路狀態(tài)無關。組合邏輯電路框圖A0An-1A1Y1Y0Ym-1......組合邏輯電路輸入輸出組合邏輯電路表達式一、組合電路邏輯功能表示方法和分析方法第2頁，共108頁，2023年，2月20日，星期三組合邏輯電路的分析(1)由邏輯圖寫出輸出端的邏輯表達式(2)運用邏輯代數或卡諾圖進行化簡或變換(3)列真值表(4)分析邏輯功能已知邏輯電路確定邏輯功能分析步驟：第3頁，共108頁，2023年，2月20日，星期三例1：分析下圖的邏輯功能(1)寫出邏輯表達式Y1.AB&&&&YY3Y2..第4頁，共108頁，2023年，2月20日，星期三(2)應用邏輯代數化簡反演律反演律第5頁，共108頁，2023年，2月20日，星期三(3)列邏輯狀態(tài)表ABY001100111001邏輯式(4)分析邏輯功能輸入相同輸出為“0”，輸入相異輸出為“1”，為“異或”邏輯關系。這種電路稱“異或”門。

=1ABY邏輯符號第6頁，共108頁，2023年，2月20日，星期三(1)寫出邏輯式例2：分析下圖的邏輯功能化簡&&11BAY&A

B

第7頁，共108頁，2023年，2月20日，星期三(2)列邏輯狀態(tài)表(3)分析邏輯功能

輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”)

,可用于判斷各輸入端的狀態(tài)是否相同。邏輯式ABY001100100111第8頁，共108頁，2023年，2月20日，星期三二、

組合邏輯電路的設計根據邏輯功能要求邏輯電路設計(1)由邏輯要求，找出自變量（輸入條件）和因變量（輸出結果）的邏輯關系(3)由邏輯真值表寫出邏輯表達式(5)根據現有邏輯元件變換邏輯表達式(6)畫出邏輯圖設計步驟如下：(2)列出邏輯真值表關系(4)用邏輯代數或卡諾圖簡化邏輯表達式第9頁，共108頁，2023年，2月20日，星期三

工程上的最佳設計，通常需要用多個指標去衡量，主要考慮的問題有以下幾個方面：①所用的邏輯器件數目最少，器件的種類最少，且器件之間的連線最簡單。這樣的電路稱“最小化”電路。②滿足速度要求，應使級數盡量少，以減少門電路的延遲。③功耗小，工作穩(wěn)定可靠。第10頁，共108頁，2023年，2月20日，星期三例1：設計一個三變量奇偶檢驗器。

要求:

當輸入變量A、B、C中有奇數個同時為“1”時，輸出為“1”，否則為“0”。用“與非”門實現。(1)列邏輯狀態(tài)表(2)寫出邏輯表達式取Y=“1”(或Y=“0”)列邏輯式取Y=“1”對應于Y=1，若輸入變量為“1”，則取輸入變量本身(如A)；若輸入變量為“0”則取其反變量(如A)。ABCY00001111001100110101010101101001第11頁，共108頁，2023年，2月20日，星期三(3)用“與非”門構成邏輯電路在一種組合中，各輸入變量之間是“與”關系各組合之間是“或”關系ABC00100111101111由卡圖諾可知，該函數不可化簡。ABCY00001111001100110101010101101001第12頁，共108頁，2023年，2月20日，星期三(4)邏輯圖YCBA01100111110&&&&&&&&1010第13頁，共108頁，2023年，2月20日，星期三例2:

某工廠有A、B、C三個車間和一個自備電站，站內有兩臺發(fā)電機G1和G2。G1的容量是G2的兩倍。如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和G2均需運行。試畫出控制G1和G2運行的邏輯圖。

設：A、B、C分別表示三個車間的開工狀態(tài)：

開工為“1”，不開工為“0”；

G1和

G2運行為“1”，不運行為“0”。(1)根據邏輯要求列狀態(tài)表

首先假設邏輯變量、邏輯函數取“0”、“1”的含義。第14頁，共108頁，2023年，2月20日，星期三

邏輯要求：如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和G2均需運行。開工“1”不開工“0”運行“1”不運行“0”(1)根據邏輯要求列狀態(tài)表ABCG1G20000111100110011010101010001011101101001第15頁，共108頁，2023年，2月20日，星期三(2)由狀態(tài)表寫出邏輯式ABC00100111101111或由卡圖諾可得相同結果(3)化簡邏輯式可得：ABCG1G20000111100110011010101010001011101101001第16頁，共108頁，2023年，2月20日，星期三(4)用“與非”門構成邏輯電路

由邏輯表達式畫出卡諾圖，由卡圖諾可知，該函數不可化簡。ABC00100111101111第17頁，共108頁，2023年，2月20日，星期三(5)畫出邏輯圖ABCABC&&&&&&&&&G1G2ABBCACABCABCABCABC第18頁，共108頁，2023年，2月20日，星期三第一節(jié)

加法器計算機最基本任務之一就是進行算術運算，在機器中四則運算——加、減、乘、除都是分解成加法運算進行的，因此加法器是計算機中最基本的運算單元。第19頁，共108頁，2023年，2月20日，星期三一、半加器和全加器加法器:

實現二進制加法運算的電路進位如：0

0

0

0

11+10101010不考慮低位來的進位半加器實現要考慮低位來的進位全加器實現第20頁，共108頁，2023年，2月20日，星期三加法運算的基本規(guī)則：（1）逢二進一。（2）最低位是兩個數最低位的相加，不需考慮進位。（3）其余各位都是三個數相加，包括加數、被加數和低位來的進位。（4）任何位相加都產生兩個結果：本位和、向高位的進位。第21頁，共108頁，2023年，2月20日，星期三1半加器

半加：實現兩個一位二進制數相加，不考慮來自低位的進位。AiBi兩個輸入表示兩個同位相加的數兩個輸出SiCi表示半加和表示向高位的進位邏輯符號：半加器：COAiBiSiCi第22頁，共108頁，2023年，2月20日，星期三半加器邏輯狀態(tài)表Ai

Bi

Si

Ci0000011010101101邏輯表達式邏輯圖&=1..AiBiSiCi第23頁，共108頁，2023年，2月20日，星期三2全加器輸入Ai表示兩個同位相加的數BiCi-1表示低位來的進位輸出表示本位和表示向高位的進位CiSi

全加：實現兩個一位二進制數相加，且考慮來自低位的進位。邏輯符號：

全加器：AiBiCi-1SiCiCOCI第24頁，共108頁，2023年，2月20日，星期三(1)列邏輯狀態(tài)表(2)寫出邏輯式AiBiCi-1SiCi0000111100110011010101010110100100010111第25頁，共108頁，2023年，2月20日，星期三實現多位二進制數相加的電路稱為加法器。1、逐位進位加法器二、加法器構成：把n位全加器串聯起來，低位全加器的進位輸出連接到相鄰的高位全加器的進位輸入。特點：進位信號是由低位向高位逐級傳遞的，所以稱為串行進位加法器，速度不高。第26頁，共108頁，2023年，2月20日，星期三2、超前進位加法器設兩個相加的4位二進制數是：第27頁，共108頁，2023年，2月20日，星期三2、超前進位加法器設兩個相加的4位二進制數是：第28頁，共108頁，2023年，2月20日，星期三進位生成項進位傳遞函數進位表達式和表達式4位超前進位加法器遞推公式2、超前進位加法器第29頁，共108頁，2023年，2月20日，星期三超前進位發(fā)生器第30頁，共108頁，2023年，2月20日，星期三加法器的級連集成二進制4位超前進位加法器第31頁，共108頁，2023年，2月20日，星期三三、加法器的應用8421BCD碼轉換為余3碼BCD碼+0011=余3碼基本原理：若能生成函數可變換成輸入變量與輸入變量相加若能生成函數可變換成輸入變量與常量相加第32頁，共108頁，2023年，2月20日，星期三24.(6分)由全加器構成的電路如圖所示，試寫出Y1與D1，D0的最簡與或表達式。（2002）第33頁，共108頁，2023年，2月20日，星期三第二節(jié)數值比較器定義：對兩數A、B（可以是一位，也可是多位）進行大小比較的邏輯電路。比較的結果有A>B、A<B、A=B三種結果。第34頁，共108頁，2023年，2月20日，星期三一、同比較器設A＝B時G＝1。得1位數值比較器的真值表。（1）1位同比較器比較兩個數是否相同（或相等）的電路叫同比較器。第35頁，共108頁，2023年，2月20日，星期三邏輯表達式邏輯圖

=AiBiGi邏輯符號第36頁，共108頁，2023年，2月20日，星期三二、4位同比較器比較輸入輸出G3G2

G1

G0

G(A=B)00000000111111110000111100001111001100110011001101010101010101010000000000000001邏輯表達式第37頁，共108頁，2023年，2月20日，星期三二、大小比較器設Ai＞Bi時Li＝1；Ai＜Bi時Mi＝1。得1位大小比較器的真值表。（1）1位大小比較器比較兩個數相對大小的電路叫大小比較器。第38頁，共108頁，2023年，2月20日，星期三邏輯表達式邏輯圖第39頁，共108頁，2023年，2月20日，星期三二、4位大小比較器比

較

輸

入比較

輸

入輸

出A3

B3A2

B2A1

B1A0

B0L3L2L1L0(Ai>Bi)M3M2M1M0(Ai<Bi)L(A>B)M(A<B)A3>B3A3<B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3××A2>B2A2<B2A2=B2A2=B2A2=B2A2=B2A2=B2××××A1>B1A1<B1A1=B1A1=B1A1=B1××××××A0>B0A0<B0A0=B01

×××0

×××0

1××0

0××0

01×0

00×0

0010

0000

0000

×××1

×××0

0××0

1××0

00×0

01×0

0000

0010

000100110011001100100第40頁，共108頁，2023年，2月20日，星期三三、數值比較器設A＞B時L＝1；A＜B時M＝1；A＝B時G＝1。得1位數值比較器的真值表。（1）1位數值比較器用來完成兩個二進制數的大小比較的邏輯電路稱為數值比較器，簡稱比較器。第41頁，共108頁，2023年，2月20日，星期三邏輯表達式邏輯圖輸出為高電平有效第42頁，共108頁，2023年，2月20日，星期三二、4位數值比較器原理：從高位比起，只有高位相等，才比較下一位。第43頁，共108頁，2023年，2月20日，星期三比

較

輸

入輸

出A3

B3A2

B2A1

B1A0

B0L(A>B)M(A<B)G(A=B)A3>B3A3<B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3××A2>B2A2<B2A2=B2A2=B2A2=B2A2=B2A2=B2××××A1>B1A1<B1A1=B1A1=B1A1=B1××××××A0>B0A0<B0A0=B0100010100010100010100010001第44頁，共108頁，2023年，2月20日，星期三邏輯圖第45頁，共108頁，2023年，2月20日，星期三三、比較器的級聯集成數值比較器第46頁，共108頁，2023年，2月20日，星期三比較兩個8位二進制數的大小第47頁，共108頁，2023年，2月20日，星期三

把二進制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為編碼。具有編碼功能的邏輯電路稱為編碼器。n

位二進制代碼有2n

種組合，可以表示2n

個信息。要表示N個信息所需的二進制代碼應滿足

2nN第三節(jié)

編碼器第48頁，共108頁，2023年，2月20日，星期三一、

二進制編碼器將輸入信號編成二進制代碼的電路。2n個n位編碼器高低電平信號二進制代碼第49頁，共108頁，2023年，2月20日，星期三(1)分析要求：

輸入有8個信號，即N=8，根據2n

N的關系，即n=3，即輸出為三位二進制代碼。例：設計一個編碼器，滿足以下要求：(1)將Y0、Y1、…Y78個信號編成二進制代碼。(2)編碼器每次只能對一個信號進行編碼，不允許兩個或兩個以上的信號同時有效。(3)

設輸入信號高電平有效。第50頁，共108頁，2023年，2月20日，星期三(2)列編碼表：輸入輸出C

B

A001011101000010100110111Y0Y1Y2Y3Y4Y5Y6Y7第51頁，共108頁，2023年，2月20日，星期三(3)寫出邏輯式并轉換成“與非”式C=Y4+Y5+Y6+Y7=Y4Y5Y6Y7...=Y4+Y5+Y6+Y7B=Y2+Y3+Y6+Y7=Y2Y3Y6Y7...=Y2+Y3+Y6+Y7A=Y1+Y3+Y5+Y7=Y1Y3Y5Y7...=Y1+Y3+Y5+Y7第52頁，共108頁，2023年，2月20日，星期三(4)畫出邏輯圖10000001110Y7Y6Y5Y4Y3Y1Y2&&&1111111CBAY0Y1Y2Y3Y4Y5Y6Y7CBA第53頁，共108頁，2023年，2月20日，星期三將十進制數0~9編成二進制代碼的電路二、二–十進制編碼器表示十進制數4位10個編碼器高低電平信號二進制代碼第54頁，共108頁，2023年，2月20日，星期三

列編碼表：四位二進制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示0~9十個數碼，最常用的是8421碼。000輸出輸入BCA0(Y0)1(Y1)2(Y2)3(Y3)4(Y4)5(Y5)6(Y6)7(Y7)8(Y8)9(Y9)D00011101000011110001101100000000001118421BCD碼編碼表第55頁，共108頁，2023年，2月20日，星期三

寫出邏輯式并化成“或非”門和“與非”門D=Y8+Y9.

=Y4+Y6Y5+Y7C=Y4+Y5+Y6+Y7A=Y1+Y3+Y5+Y7+Y9.=Y1+Y9Y3+Y7

Y5+Y7..

=Y2+

Y6Y3+Y7B=Y2+Y3+Y6+Y7第56頁，共108頁，2023年，2月20日，星期三畫出邏輯圖1000000001110110100Y1Y2Y3Y4Y5Y6Y7Y8Y91&&&≥1≥1≥1≥1≥1≥1DCBA第57頁，共108頁，2023年，2月20日，星期三

法二：第58頁，共108頁，2023年，2月20日，星期三十鍵8421碼編碼器的邏輯圖+5V&D&C&B&AY0Y1Y2Y3Y4Y5Y6Y7Y8Y91K×10S001S12S23S34S45S56S67S78S89S9第59頁，共108頁，2023年，2月20日，星期三

當有兩個或兩個以上的信號同時輸入編碼電路，電路只能對其中一個優(yōu)先級別高的信號進行編碼。

即允許幾個信號同時有效，但電路只對其中優(yōu)先級別高的信號進行編碼，而對其它優(yōu)先級別低的信號不予理睬。三、優(yōu)先編碼器第60頁，共108頁，2023年，2月20日，星期三設I9的優(yōu)先級別最高，I8次之，依此類推，I0最低。Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0DCBA0000000001000000001X00000001XX0000001XXX000001XXXX00001XXXXX0001XXXXXX001XXXXXXX01XXXXXXXX1XXXXXXXXX0000000011000011110000110011000101010101優(yōu)先編碼表第61頁，共108頁，2023年，2月20日，星期三設I9的優(yōu)先級別最高，I8次之，依此類推，I0最低。Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0DCBA0000000001000000001X00000001XX0000001XXX000001XXXX00001XXXXX0001XXXXXX001XXXXXXX01XXXXXXXX1XXXXXXXXX0000000011000011110000110011000101010101優(yōu)先編碼表第62頁，共108頁，2023年，2月20日，星期三CT74LS147集成優(yōu)先編碼器(10線-4線)T4147引腳圖低電平有效16151413121110912345678CT74LS4147MSI：

74LS148、CC45328—3優(yōu)先編碼器

74LS147、CC4014710—4優(yōu)先編碼器第63頁，共108頁，2023年，2月20日，星期三CT74LS4147編碼器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111輸入(低電平有效)輸出(8421反碼)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

110111111111011102、10線—4線優(yōu)先編碼器（74LS147)：第64頁，共108頁，2023年，2月20日，星期三邏輯表達式邏輯圖第65頁，共108頁，2023年，2月20日，星期三第四節(jié)

譯碼器

譯碼是編碼的反過程，它是將代碼的組合譯成一個特定的輸出信號。一、二進制譯碼器8個3位譯碼器二進制代碼高低電平信號第66頁，共108頁，2023年，2月20日，星期三狀態(tài)表

例：三位二進制譯碼器（輸出高電平有效）輸入CBAY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001輸出第67頁，共108頁，2023年，2月20日，星期三寫出邏輯表達式第68頁，共108頁，2023年，2月20日，星期三邏輯圖ABC111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000A2A2A1A1A0A0第69頁，共108頁，2023年，2月20日，星期三2、集成二進制譯碼器74LS138為二進制譯碼輸入端，為譯碼輸出端（低電平有效），Ｓ1、、為選通控制端。當Ｓ1＝1、時，譯碼器處于工作狀態(tài)當Ｓ1＝0、時，譯碼器處于禁止狀態(tài)。ABCABC(C、B、A)第70頁，共108頁，2023年，2月20日，星期三輸入：自然二進制輸出：低電平有效真值表第71頁，共108頁，2023年，2月20日，星期三3、74LS138的級聯4線-16線譯碼器第72頁，共108頁，2023年，2月20日，星期三28.分析題28圖所示邏輯電路的邏輯功能。圖中74LS138為集成3線—8線譯碼器。要求寫出輸出邏輯式、列寫真值表、說明其邏輯功能。（2004）第73頁，共108頁，2023年，2月20日，星期三28.分析題28圖所示邏輯電路的邏輯功能。圖中74LS138為集成3線—8線譯碼器。要求寫出輸出邏輯式、列寫真值表、說明其邏輯功能。（2005）第74頁，共108頁，2023年，2月20日，星期三28.題28圖中74LS138為集成3線—8線譯碼器。（1）寫出邏輯函數F的與或表達式；（2）若S1端接低電平，譯碼器處于何種狀態(tài)？F=？（2008）題28圖第75頁，共108頁，2023年，2月20日，星期三28.題28圖中74LS138為集成3線—8線譯碼器。（1）寫出F的表達式；（2）填寫F的卡諾圖，并寫出F的最簡與或式。（2009）題28圖第76頁，共108頁，2023年，2月20日，星期三二-十進制譯碼器的輸入是十進制數的4位二進制編碼（BCD碼），分別用D、C、B、A表示；輸出的是與10個十進制數字相對應的10個信號，用Y9～Y0表示。由于二-十進制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。二、二-十進制譯碼器把二-十進制代碼翻譯成10個十進制數字信號的電路，稱為二-十進制譯碼器。第77頁，共108頁，2023年，2月20日，星期三真值表第78頁，共108頁，2023年，2月20日，星期三邏輯表達式采用完全譯碼方案第79頁，共108頁，2023年，2月20日，星期三邏輯圖采用完全譯碼方案DCBA第80頁，共108頁，2023年，2月20日，星期三將與門換成與非門，則輸出為反變量，即為低電平有效。DCBA第81頁，共108頁，2023年，2月20日，星期三２、集成8421BCD碼譯碼器74LS42輸出為反變量，即為低電平有效，并且采用完全譯碼方案第82頁，共108頁，2023年，2月20日，星期三

LED（LightEmittingDiode）

LCD（LiguidCrystaeDisplay）與普通二極管不同，正向導通的發(fā)光；半導體材料不是硅、鍺，是磷砷化鎵、磷化鎵、砷化鎵等；雜質濃度很高，復合過程放的多余能量→發(fā)光；正向壓降1.6V、1.8V、2.0V、2.2V等；有紅色，綠色，近來也有蘭色，有普通、高光、超高光的區(qū)分；有八段LED，小：每段1個LED中：每段2個LED大：每段4個LED分共陽與共陰LED特點：（一）半導體數碼器三、顯示譯碼器第83頁，共108頁，2023年，2月20日，星期三gfedcba

由七段發(fā)光二極管構成例：共陰極接法a

b

c

d

e

f

g

01100001101101低電平時發(fā)光高電平時發(fā)光共陽極接法abcgdef+dgfecbagfedcba共陰極接法abcdefg第84頁，共108頁，2023年，2月20日，星期三LED優(yōu)點：工作電壓低；體積??；壽命長；可靠性高；速度快（0.1μs）；亮度高LED缺點：電流大（10mA）第85頁，共108頁，2023年，2月20日，星期三三、顯示譯碼器A3A2A1A0agfedcb譯碼器二十進制代碼(共陰極)100101111117個4位（二）顯示譯碼器第86頁，共108頁，2023年，2月20日，星期三A3A2A1A0abcdefg000000001100001111000011001100010101010101001000000000011000001000000001001001000101110100011100010011000001000123456789七段顯示譯碼器狀態(tài)表gfedcba輸入輸出顯示數碼第87頁，共108頁，2023年，2月20日，星期三a的卡諾圖第88頁，共108頁，2023年，2月20日，星期三b的卡諾圖c的卡諾圖第89頁，共108頁，2023年，2月20日，星期三d的卡諾圖e的卡諾圖第90頁，共108頁，2023年，2月20日，星期三f的卡諾圖g的卡諾圖第91頁，共108頁，2023年，2月20日，星期三邏輯表達式第92頁，共108頁，2023年，2月20日，星期三邏輯圖第93頁，共108頁，2023年，2月20日，星期三LSI：7446BCD-七段顯示譯碼器(共陽、OC、耐壓30V)

7447BCD-七段顯示譯碼器(共陽、OC、耐壓15V)7448BCD-七段顯示譯碼器(共陰，有上拉電阻2K)7449BCD-七段顯示譯碼器(共陰，OC，無/LT和/RBI)DIP1474246、247BCD-七段顯示譯碼器(共陽、OC、(30V，15V))74248、249BCD-七段顯示譯碼器(共陰、(有上拉電阻2K，OC))第94頁，共108頁，2023年，2月20日，星期三三、組合電路中的競爭冒險1、產生競爭冒險的原因在組合電路中，當輸入信號的狀態(tài)改變時，輸出端可能會出現不正常的干擾信號，使電路產生錯誤的輸出，這種現象稱為競爭冒險。產生競爭冒險的原因：主要是門電路的延遲時間產生的。干擾信號第五節(jié)組合電路的分析設計方法和競爭冒險第95頁，共108頁，2023年，2月20日，星期三（1）

競爭-冒險現象及成因一、什么是“競爭”兩個輸入“同時向相反的邏輯電平變化”，稱存在“競爭”

二、因“競爭”而可能在輸 生尖峰脈沖的現象