數(shù)據(jù)采集與處理

數(shù)據(jù)采集與處理第一頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理22.1D/A轉(zhuǎn)換器D/A模擬量數(shù)字量第二頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理32.1D/A轉(zhuǎn)換器數(shù)／模（D/A）轉(zhuǎn)換器是一種把數(shù)字量轉(zhuǎn)換成相應(yīng)的模擬電壓或電流的電子電路。隨著微電子工業(yè)的發(fā)展，這類電路都已實(shí)現(xiàn)集成化了，D/A轉(zhuǎn)換器常用于計(jì)算機(jī)系統(tǒng)的后向模擬量輸出通道（簡(jiǎn)稱模出），以便控制模擬量驅(qū)動(dòng)的執(zhí)行機(jī)構(gòu)或其它裝置。

第三頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理42.1.1R－2R梯形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換這是一種實(shí)用而且工作原理簡(jiǎn)明的梯形電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器。該電路利用運(yùn)算放大器的虛短特性，使R－2R電阻網(wǎng)絡(luò)的輸出以短路方式工作。不論各開關(guān)處于何種狀態(tài)，開關(guān)S1～Sn的各點(diǎn)電位均可認(rèn)為0（虛地或?qū)嵉兀?/p>

第四頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理5典型的R-2R梯形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換電路

第五頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理6觀察圖中從右到左之N、M、…、C、B、A各點(diǎn)，各點(diǎn)對(duì)地的電阻值均等于R。而從左到右分析，可得出各路的電流分配，其規(guī)律是IR／2，IR／4，IR／8，…，IR／2n-1，IR／2n，即電流滿足按權(quán)分布的要求?？紤]到模擬開關(guān)S1～Sn對(duì)總電流IΣ的控制作用，以及運(yùn)放A的輸入電流求和特性，可以得到：第六頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理7運(yùn)算放大器A的輸出電壓為：R－2R梯形電阻網(wǎng)絡(luò)的阻值品種只有R和2R兩種，便于采用微電子工藝制造，這是它的優(yōu)點(diǎn)。第七頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理82.1.2集成化D／A轉(zhuǎn)換器MAX7534/MAX7535是美國(guó)MAXIM公司生產(chǎn)的高性能單片14位D/A轉(zhuǎn)換器。MAX7534/MAX7535采用了高質(zhì)量的晶片、激光校準(zhǔn)、薄膜電阻和帶溫度補(bǔ)償?shù)腘MOS開關(guān)等技術(shù)，確保了在整個(gè)工作溫度范圍內(nèi)，器件有良好的線性和增益穩(wěn)定性。

第八頁(yè)，共八十二頁(yè)，編輯于2023年，星期三第九頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理10MAX7534接收8位數(shù)據(jù)總線的兩個(gè)字節(jié)，而MAX7535接收分為高、低兩個(gè)字節(jié)的14位數(shù)據(jù)總線的數(shù)據(jù)。所有數(shù)據(jù)的輸入都與TTL和5VCOMS邏輯電平兼容。MAX7534/MAX7535可以單極性工作，另加部分元件也可以雙極性DAC工作。兩類器件都有保護(hù)CMOS寄存器的功能。都不需要使用外加的肖特基二極管保護(hù)。

第十頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理11MAX7534/MAX7535主要特點(diǎn)：

在整個(gè)工業(yè)溫度范圍內(nèi)保持14位單調(diào)性；4象限乘法器；與μP兼容，雙緩沖輸入；增益溫度漂移(2.5×10-6/℃)；全部溫度范圍內(nèi)的低輸入泄漏(<20nA)；低功耗；與TTL和CMOS兼容。第十一頁(yè)，共八十二頁(yè)，編輯于2023年，星期三MAX7534MAXIMD7-D0輸入數(shù)據(jù)7-14DGNDVSSVDD1962018171516WRCSA1A0VINR1100_+A1RFBVDDREFR2C133pFVO+_34521IOUTAGNDSAGNDF模擬地(a)MAX7534的單極性工作電路圖

第十二頁(yè)，共八十二頁(yè)，編輯于2023年，星期三MX7535MAXIMD13-D0輸入數(shù)據(jù)8-21DGNDVSSVDD2672725242223WRCSLSBCSMSBLDACVINR120_+A1RFBVDDREFFR2C133pFVO+_45631IOUTAGNDSAGNDF模擬地2REFS10(b)MAX7535的單極性工作電路圖

第十三頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理14圖中C1提供相位補(bǔ)償，在用高速運(yùn)放時(shí)還有助于抑制超調(diào)和振蕩。要注意的是，輸出電壓的極性和基準(zhǔn)輸入相反。如果基準(zhǔn)可以調(diào)節(jié)，可忽略R1和R2，通過改變基準(zhǔn)電壓幅度來調(diào)節(jié)滿量程。第十四頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理15在許多應(yīng)用中，如果溫度變化范圍較小，DAC增益溫度系數(shù)和增益誤差指標(biāo)對(duì)增益的影響可忽略，不需要調(diào)整增益。如需要調(diào)整增益或者是要DAC工作在一個(gè)寬溫度范圍內(nèi)，則應(yīng)采用低溫漂(小于300×10-6/℃)的電阻。第十五頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理16MAX7534/MAX7535在使用中要注意的幾個(gè)問題：

1．補(bǔ)償當(dāng)DAC采用高速運(yùn)放輸出時(shí)，需要補(bǔ)償電容C1。這個(gè)電容消除由DAC的輸出電容和內(nèi)部反饋電阻構(gòu)成的極點(diǎn)。C1值根據(jù)采用運(yùn)放的不同而不同，典型的電容值是從10pF到30pF。太小的電容值會(huì)產(chǎn)生輸出振蕩，太大的容抗又會(huì)使輸出振幅衰減。應(yīng)讓PC板上的連接線盡可能的短，從而使得IOUT處的寄生電容盡可能的小，這樣可減小C1的值并提高輸出穩(wěn)定性。第十六頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理172．旁路在接近DAC的VDD和GND管腳處放置一個(gè)1μF的旁路電容，再與一個(gè)0.01μF的陶瓷電容相并聯(lián)。1μF的鉭電容可抑制高頻噪聲。在VSS處放一個(gè)4.7μF的去耦電容將減小DAC的輸出泄漏電流。MAX7534/7535有高阻抗的數(shù)字輸入端口。不使用時(shí)，為了減小噪聲干擾，應(yīng)通過高值電阻(1MΩ)將它們與VDD或GND相連，可防止靜態(tài)電荷積累。浮空相當(dāng)于電路沒有連接一樣。第十七頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理183．運(yùn)算放大器的選擇輸入失調(diào)電壓(VOS)，輸入偏置電流(IB)和失調(diào)電壓漂移(TCVOS)是決定運(yùn)放是否合適的三個(gè)關(guān)鍵參數(shù)。為保持VREF的10V精度，VOS應(yīng)小于30μV，IB應(yīng)小于2nA，開環(huán)增益應(yīng)大于340,000（110dB）。MAX100有低的VOS(最大為10μV)，低的IB(2nA)和較低的TCVOS（最大為0.3μV/℃）,這種運(yùn)放不需要調(diào)整就可用。OP27可用于中頻，而HA-2620可用于較高的頻率。但是這些運(yùn)放都需要外加失調(diào)調(diào)整電路。

第十八頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理192.2A/D轉(zhuǎn)換器ADC模擬量數(shù)字量第十九頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理202.2A/D轉(zhuǎn)換器A/D轉(zhuǎn)換是實(shí)現(xiàn)輸入模擬電壓與輸出數(shù)字量代碼成正比關(guān)系的一種轉(zhuǎn)換。輸出代碼通常是二進(jìn)制小數(shù)碼、偏置二進(jìn)制碼或符號(hào)－數(shù)值二進(jìn)制碼，但也有采用BCD碼輸出的。 A/D轉(zhuǎn)換器是將現(xiàn)場(chǎng)的信號(hào)經(jīng)過一系列放大、濾波等處理的模擬量數(shù)據(jù)變換成一種適合數(shù)字處理的二進(jìn)制碼，模擬數(shù)字轉(zhuǎn)換器是數(shù)據(jù)采集系統(tǒng)的核心。

第二十頁(yè)，共八十二頁(yè)，編輯于2023年，星期三

A/D轉(zhuǎn)換器的分類

(1)序號(hào)分類方式類型l按器件工藝結(jié)構(gòu)l、組件型A/D轉(zhuǎn)換器2、混合（集成）電路型A/D轉(zhuǎn)換器3、單片式A/D轉(zhuǎn)換器（1）雙極型（2）MOS型（3）雙極－MOS型2按轉(zhuǎn)換器工作原理l、積分型（間接型）A/D轉(zhuǎn)換器(1)單積分型(2)雙積分型(3)四重積分型(4)電荷平衡型(5)脈沖寬度調(diào)制型2、比較型（直接型）A/D轉(zhuǎn)換器(1)反饋比較型(2)無反饋比較型(a)逐次比較型(a)并行比較型(b)跟蹤比較型(b)串行比較型(c)串－并行比較型第二十一頁(yè)，共八十二頁(yè)，編輯于2023年，星期三3按轉(zhuǎn)換器精度l、低精度A/D轉(zhuǎn)換器2、中精度A/D轉(zhuǎn)換器3、高精度A/D轉(zhuǎn)換器4、超高精度A/D轉(zhuǎn)換器4按轉(zhuǎn)換速率l、低速A/D轉(zhuǎn)換器2、中速A/D轉(zhuǎn)換器3、高速A/D轉(zhuǎn)換器4、超高速A/D轉(zhuǎn)換器

A/D轉(zhuǎn)換器的分類(2)第二十二頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理23在早期，A/D轉(zhuǎn)換器采用分立元器件或某些集成電路單元組件來設(shè)計(jì)，自由度大，可以任意選取市場(chǎng)上最適合的元器件或集成電路單元來滿足轉(zhuǎn)換器的精度、速度等方面的要求。但組件型轉(zhuǎn)換器生產(chǎn)成本和售價(jià)過高，體積過大。第二十三頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理24單片式A/D轉(zhuǎn)換器按照轉(zhuǎn)換器內(nèi)部所采用的有元器件－晶體管結(jié)構(gòu)類型的不同，又可分為雙極型，MOS型（主要是CMOS型）和雙極－MOS兼容型三個(gè)類別，由于MOS的低功耗和易于大規(guī)模集成的特點(diǎn)，近年來CMOS型A/D轉(zhuǎn)換器不斷出現(xiàn)于市場(chǎng)。隨著大規(guī)模集成電路技術(shù)發(fā)展，新一代的超高速，超高精度A／D轉(zhuǎn)換器已出現(xiàn)，并朝著CMOS化、智能化發(fā)展。第二十四頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理25進(jìn)入上個(gè)世紀(jì)90年代以來，由大規(guī)模集成電路構(gòu)成的數(shù)字電壓表（DVM）、數(shù)字多用表（DMM）、高檔數(shù)字多用表、專用數(shù)字儀表已經(jīng)大量問世。目前國(guó)內(nèi)外生產(chǎn)的A/D轉(zhuǎn)換器已有幾百種，如單片A/D轉(zhuǎn)換器、單片DMM專用IC（內(nèi)含A/D轉(zhuǎn)換器）、多重顯示儀表專用IC、專供數(shù)字儀表使用的用戶特制集成電路（ASIC）以及其他通用型A/D轉(zhuǎn)換器。第二十五頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理262.2.1逐次逼近式A/D轉(zhuǎn)換器逐次逼近式A／D轉(zhuǎn)換器（SuccessiveApproximationA／DConverter）是一種轉(zhuǎn)換速度較快，轉(zhuǎn)換精度也較高的A／D轉(zhuǎn)換器。目前常用的單片集成逐次逼近式A／D轉(zhuǎn)換器分辨率為8～16位，一次轉(zhuǎn)換時(shí)間在數(shù)微秒～百微秒范圍內(nèi)。第二十六頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理272.2.1逐次逼近式A/D轉(zhuǎn)換器逐次逼近式A／D轉(zhuǎn)換器被廣泛地應(yīng)用于中高速數(shù)據(jù)采集系統(tǒng)、在線自動(dòng)檢測(cè)系統(tǒng)、動(dòng)態(tài)測(cè)控系統(tǒng)等領(lǐng)域中。這類轉(zhuǎn)換器的缺點(diǎn)是抗干擾能力較積分式的差，價(jià)格也高于同精度的雙積分式A／D轉(zhuǎn)換器。第二十七頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理28這種轉(zhuǎn)換技術(shù)的原理是建立在逐次“逼近”的基礎(chǔ)上：將未知的被測(cè)電壓Vi與已知的分檔量化電壓Vf由粗到細(xì)逐次比較，直到兩者的差別小于某一誤差范圍之內(nèi)才算結(jié)束（平衡）。平衡時(shí)，分檔的量化電壓所對(duì)應(yīng)的數(shù)碼，就等于被測(cè)電壓之?dāng)?shù)字量。

第二十八頁(yè)，共八十二頁(yè)，編輯于2023年，星期三第二十九頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理30第一次試探，在時(shí)鐘fcp驅(qū)動(dòng)下，環(huán)形計(jì)數(shù)器對(duì)數(shù)據(jù)寄存器的最高有效位（MSB）加碼，建立100…0碼。幾乎與此同時(shí)，D／A轉(zhuǎn)換器即把它轉(zhuǎn)換成相應(yīng)的模擬電壓Vf1=1／2VR，反饋到比較器的比較端。經(jīng)短時(shí)間間隔（一般為Tcp／2或者1Tcp）后，去碼／留碼邏輯電路對(duì)比較的結(jié)果作出去碼或留碼的差別與操作。如果Vi≥Vf1，應(yīng)留碼；如果Vi＜Vf1，則去碼。第三十頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理31第二次試探。在第二個(gè)時(shí)鐘脈沖驅(qū)動(dòng)下，環(huán)形計(jì)數(shù)器（移位寄存器）右移1位，并使數(shù)碼寄存器次高位加碼，建立X100··0碼，此碼的最高位X是1還是0，決定于前一次試探結(jié)果是Vi≥Vf1還是Vi＜Vf1。第二次試探D／A轉(zhuǎn)換器產(chǎn)生的量化電壓Vf2可能是3/4VR（對(duì)應(yīng)Vi＞1/2VR。試探碼為1100…0），或者是1/4VR（對(duì)應(yīng)Vi＜1/2VR，試探碼為0100…0）。同樣在Tcp／2或者1Tcp之后，對(duì)Vi和Vf1比較結(jié)果作出判斷與去碼／留碼操作。如果Vi≥Vf2，則次高位留碼；如果Vi＜Vf2，則次高位去碼。第三十一頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理32第三次試探。類似于第一次和第二次試探，所不同的是加碼和去碼／留碼邏輯發(fā)生在數(shù)碼寄存器的第三高位上。如此由高位到低位的試探，逐位進(jìn)行，一直到最低位完成時(shí)為止。量化的反饋電壓Vf一次比一次更逼近于Vi，到完成最低位的比較邏輯之后，（Vi-Vf）必小于1LSB所對(duì)應(yīng)的模擬電壓。第三十二頁(yè)，共八十二頁(yè)，編輯于2023年，星期三第三十三頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理34假設(shè)VR=10.24V，被轉(zhuǎn)換的電壓Vi=8.30V。要求將Vi轉(zhuǎn)換成8位二進(jìn)制碼。逐次逼近A／D轉(zhuǎn)換的過程可以用上表說明之。在完成8次試探與比較邏輯之后，數(shù)據(jù)寄存器中所建立的最終數(shù)碼11001111即為轉(zhuǎn)換結(jié)果。實(shí)際上，此數(shù)碼所對(duì)應(yīng)的量化電壓值Vf=8.28V，它與輸入電壓V。=8.30V，還相差0.02V。不過，兩者的差值（誤差）已小于1LSB所對(duì)應(yīng)的量化電壓0.04V了。

第三十四頁(yè)，共八十二頁(yè)，編輯于2023年，星期三第三十五頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理36逐次逼近式A／D轉(zhuǎn)換器的雙極性電路可以用下面的電路圖表示：第三十六頁(yè)，共八十二頁(yè)，編輯于2023年，星期三逐次逼近邏輯寄存器半量程偏置第三十七頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理38如果在逐次逼近式A/D轉(zhuǎn)換器中電路中加入半量程偏置，（R5支路），則傳遞特性將左移半量程，使A/D轉(zhuǎn)換器變成可接收雙極性電壓輸入了。由圖可知，當(dāng)逐次逼近到最后一位之后，比較器A1的⊕端電位已接近于0。如不考慮R4支路的1/2LSB偏置的作用，則：第三十八頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理39根據(jù)R1=R2=R3=R5／2=R=10kΩ，可得出：第三十九頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理40輸出代碼對(duì)應(yīng)偏置二進(jìn)制小數(shù)碼，當(dāng)輸入電壓Vi＝0時(shí)，輸出碼d1d2d3…d10=100…0;當(dāng)輸入電壓Vi=-VR／2時(shí)，d1d2…d10=000…0；當(dāng)輸入電壓Vi=VR／2—VR／1024時(shí)，輸出碼d1d2d3…d10=111…1。所以這種A/D轉(zhuǎn)換器的量程為±VR/2，分辨率仍為（1/210）VR。第四十頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理41注意：在逐次逼近式A/D轉(zhuǎn)換過程中，輸入電壓不應(yīng)有脈動(dòng)變化，否則有可能出現(xiàn)嚴(yán)重超差；假設(shè)在第一次試探碼過程中受到了干擾而使輸入電壓暫時(shí)下降到5.12V以下，導(dǎo)致了去碼的操作。此后，即使輸入電壓恢復(fù)到8.30V，輸出代碼也頂多只能達(dá)到01111111，即以后的各次試探比較結(jié)果均為留碼。它所對(duì)應(yīng)的輸入電壓為5.08V。這種現(xiàn)象也說明了逐次逼近式A/D轉(zhuǎn)換易受干擾影響。第四十一頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理42為了防止發(fā)生上述的這種差錯(cuò)，一般在逐次逼近式A/D轉(zhuǎn)換器之前，需加接一個(gè)采樣／保持器，以保證在A／D轉(zhuǎn)換進(jìn)行期間，輸入電壓不變化。

第四十二頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理43還要注意：由D/A轉(zhuǎn)換器組成的逐次逼近式A/D轉(zhuǎn)換器，必須注意到D/A轉(zhuǎn)換的微分非線性誤差應(yīng)小于±1LSB。否則，有可能導(dǎo)致逐次逼近式A/D轉(zhuǎn)換器存在著“失碼”（missingcode）的現(xiàn)象，即在量程范圍內(nèi)，連續(xù)變化輸入電壓時(shí)，總會(huì)有某幾個(gè)數(shù)碼不出現(xiàn)。集成化逐次逼近式A/D轉(zhuǎn)換器?？杀ＷC無失碼（no－missingcode）的性能。第四十三頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理44集成化逐次逼近式A/D轉(zhuǎn)換器AD574A，這是美國(guó)模擬器件公司（AnalogdevicesInc．）生產(chǎn)的一種高速12位A/D轉(zhuǎn)換器，廣泛用于微機(jī)控制的數(shù)據(jù)采集系統(tǒng)和智能儀器中。

集成化逐次逼近式A/D轉(zhuǎn)換器第四十四頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理45AD574A由兩片雙極型器件集成電路組成，采用28腳雙列直插式標(biāo)準(zhǔn)封裝。電路中的D/A轉(zhuǎn)換器部分引用了該公司的AD565A型高速12位單片集成D／A轉(zhuǎn)換器成品，并增加了高精度的內(nèi)部參考電壓源和必要的內(nèi)部電阻。第四十五頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理46AD565A采用了先進(jìn)的薄膜電阻制造工藝，成品的電阻比值精度高，溫度跟蹤性能好，使A/D轉(zhuǎn)換器的精度在全溫度范圍內(nèi)（民品級(jí)0～＋70℃、軍品級(jí)-55～＋125℃）達(dá)到了＜＋1/2LSB或±1LSB的水平。另一個(gè)芯片包括高性加電壓比較器和全部數(shù)字邏輯電路。第四十六頁(yè)，共八十二頁(yè)，編輯于2023年，星期三第四十七頁(yè)，共八十二頁(yè)，編輯于2023年，星期三第四十八頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理492.2.2雙積分式A/D轉(zhuǎn)換器雙積分式A／D轉(zhuǎn)換器（DualSlopeIntegratingConverter）以其轉(zhuǎn)換精度高、靈敏度高、抑制干擾能力強(qiáng)、造價(jià)低等突出優(yōu)點(diǎn)而被廣泛地應(yīng)用于各類數(shù)字儀表和低速數(shù)據(jù)采集系統(tǒng)中。第四十九頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理502.2.2雙積分式A/D轉(zhuǎn)換器雙積分式A／D轉(zhuǎn)換器(不需要加SHA)的缺點(diǎn)是轉(zhuǎn)換速度較低。通常低于每秒30次。這類轉(zhuǎn)換器的輸出數(shù)據(jù)常以BCD碼或數(shù)碼管七段碼格式給出，以便與數(shù)字顯示器件接口。第五十頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理51典型的雙積分式A/D轉(zhuǎn)換電路的基本組成可以用下圖表示。它的轉(zhuǎn)換基本工作原理可以分成三個(gè)工作階段（采樣、回積、自校零）來描述。第五十一頁(yè)，共八十二頁(yè)，編輯于2023年，星期三緩沖放大器積分器比較器邏輯電路第五十二頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理53第一階段T1，模擬開關(guān)S1導(dǎo)通，其余各模擬開關(guān)斷開，此階段可稱為（對(duì)輸入電壓積分）采樣階段。通常，在進(jìn)入此階段之前，積分器的輸出已被復(fù)零。所以，當(dāng)輸入電壓Vi為正時(shí)，積分器輸出向負(fù)漸增；當(dāng)輸入Vi為負(fù)時(shí)，積分器輸出向正漸增。第五十三頁(yè)，共八十二頁(yè)，編輯于2023年，星期三采樣階段第五十四頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理55雙積分式A／D轉(zhuǎn)換原理采樣階段積分器輸出電壓的變化速率與輸入電壓成正比：第五十五頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理56雙積分式A／D轉(zhuǎn)換原理采樣階段所經(jīng)歷的時(shí)間T1（T1=t1－t0）是一常值。它常常以計(jì)數(shù)器對(duì)時(shí)鐘脈沖fcp計(jì)數(shù)來確定。例如，計(jì)數(shù)器以0累計(jì)到N1所對(duì)應(yīng)的時(shí)間N1×Tcp=N1／fcp作為T1，也就是說計(jì)數(shù)器從0計(jì)到N1所經(jīng)歷的時(shí)間作為對(duì)輸入電壓的積分階段。第五十六頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理57雙積分式A／D轉(zhuǎn)換原理T1階段結(jié)束時(shí)刻積分器之輸出電壓為：第五十七頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理58雙積分式A／D轉(zhuǎn)換原理式中之表示在Ti階段中Vi之積分平均值，如果輸入電壓V1是常值，則=Vi。將T1=N1/fcp代入上式，即可得：

第五十八頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理59雙積分式A／D轉(zhuǎn)換原理第二階段T2（T2=t2－t1），模擬開關(guān)S2或S3導(dǎo)通，其余開關(guān)斷開。此階段可稱為對(duì)參考電壓回積階段。如果采樣階段T1中Vi＞0，則T2階段S2導(dǎo)通，S3斷開，使積分器之輸出從一開始的-ViT1/RC回積到0V。反之，如果T1階段中Vi＜0，則T2階段S3導(dǎo)通，S2斷開，使積分器之輸出從一開始的+|Vi|T1/RC回積到0V。

第五十九頁(yè)，共八十二頁(yè)，編輯于2023年，星期三回積階段第六十頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理61雙積分式A／D轉(zhuǎn)換原理VINT在T2階段的波形如下圖所示。由于T2階段積分器對(duì)固定的參考電壓積分，所以VINT之斜率不變。根據(jù)回積過程，T2階段的時(shí)間長(zhǎng)度決定于：

第六十一頁(yè)，共八十二頁(yè)，編輯于2023年，星期三第六十二頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理63雙積分式A／D轉(zhuǎn)換原理即：整理得：第六十三頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理64雙積分式A／D轉(zhuǎn)換原理上式表明，在T1和VR均為常數(shù)時(shí)，T2與Vi的平均值成正比，實(shí)現(xiàn)了V／T轉(zhuǎn)換。如果T2也用同一時(shí)鐘脈沖fcp對(duì)計(jì)數(shù)器計(jì)數(shù)來測(cè)量，則在此階段中計(jì)數(shù)器所累計(jì)的數(shù)N2=T2fcp。第六十四頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理65雙積分式A／D轉(zhuǎn)換原理將N2=T2fcp和N1=T1fcp，一起代入式：即可得出：第六十五頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理66雙積分式A／D轉(zhuǎn)換原理第三階段T3，模擬開關(guān)S4和S5導(dǎo)通，其余斷開。此階段可稱為復(fù)零與準(zhǔn)備階段。這是個(gè)輔助階段，它要為本次轉(zhuǎn)換作結(jié)束工作，為下次轉(zhuǎn)換作好準(zhǔn)備工作。

第六十六頁(yè)，共八十二頁(yè)，編輯于2023年，星期三復(fù)零準(zhǔn)備階段第六十七頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理68雙積分式A／D轉(zhuǎn)換的

特性與參數(shù)選擇

雙積分式A/D轉(zhuǎn)換器的一個(gè)重要特性是組成電路中需要的精密元件數(shù)量很少。

無論是積分器電阻R和電容C，還是時(shí)鐘頻率fcp，都被約掉，在最終的結(jié)果中都與它們無關(guān)。只要在一次轉(zhuǎn)換的短時(shí)間過程中，它們沒有變化，就不會(huì)對(duì)轉(zhuǎn)換結(jié)果發(fā)生影響。

第六十八頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理69雙積分式A／D轉(zhuǎn)換的

特性與參數(shù)選擇

可采用電容記憶動(dòng)態(tài)校零或者寄存器記憶數(shù)字校零的補(bǔ)償辦法將運(yùn)算放大器和電壓比較器的失調(diào)、漂移影響抑制到很低的程度，從集成電路制造工藝上考慮，這種電路也易于實(shí)現(xiàn)CMOS單片集成化，生產(chǎn)出性能／價(jià)格比很高的單片集成A/D轉(zhuǎn)換器。

第六十九頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理70雙積分式A／D轉(zhuǎn)換的

特性與參數(shù)選擇

雙積分式A/D轉(zhuǎn)換器轉(zhuǎn)換速率比較低，例如2～3次/s，只要在不到1s的時(shí)間內(nèi)，R、C以及fcp，保持不變，(這不難做到)即使使用最普遍的金屬膜電阻和滌綸電容等元件，就可以實(shí)現(xiàn)0.01～0.l％的轉(zhuǎn)換精度。

第七十頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理71雙積分式A／D轉(zhuǎn)換的

特性與參數(shù)選擇

雙積分式A/D轉(zhuǎn)換器的另一重要特性是它對(duì)對(duì)稱交流干擾或者尖峰脈沖干擾具有很強(qiáng)的抑制能力。如果在T1期間V1中存在著瞬時(shí)峰值很大而平均值很小的尖峰干擾，經(jīng)積分低通濾波作用后，對(duì)T1階段的積分終值影響可能很小，這樣，最終產(chǎn)生的轉(zhuǎn)換誤差并不大，甚至可能微不足道。

第七十一頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理72雙積分式A／D轉(zhuǎn)換的

特性與參數(shù)選擇

選擇T1是干擾信號(hào)周期的整數(shù)倍，則T1末的積分終值均與此交流信號(hào)無關(guān)，而只取決于Vi中的直流成分。

第七十二頁(yè)，共八十二頁(yè)，編輯于2023年，星期三0t0tT1T2Vi,VRVINTVi1Vi1-VR雙積分式A／D轉(zhuǎn)換對(duì)交流

干擾的抑制作用（1）第七十三頁(yè)，共八十二頁(yè)，編輯于2023年，星期三0t0tT1T2Vi,VRVINTVi1Vi1-VR雙積分式A／D轉(zhuǎn)換對(duì)交流

干擾的抑制作用（2）第七十四頁(yè)，共八十二頁(yè)，編輯于2023年，星期三2023年6月10日數(shù)據(jù)采集與處理75雙積分式A／D轉(zhuǎn)換對(duì)

交流干擾的抑制作用在實(shí)際電路中，