微機(jī)原理及應(yīng)用第四章

微機(jī)原理及應(yīng)用第四章第一頁(yè)，共五十六頁(yè)，編輯于2023年，星期二

《計(jì)算機(jī)組成原理與設(shè)計(jì)》從課程的整體要求的方面來(lái)看，《計(jì)算機(jī)組成原理與設(shè)計(jì)》在于研究計(jì)算機(jī)內(nèi)部各個(gè)部件的微觀(guān)功能和實(shí)現(xiàn)它們的邏輯組成與物理實(shí)現(xiàn)，主要針對(duì)各類(lèi)計(jì)算機(jī)中的運(yùn)算器、控制器的邏輯組成與實(shí)現(xiàn)進(jìn)行研究，它涉及到計(jì)算機(jī)核心部件運(yùn)算器、控制器的原理的掌握，當(dāng)然，我們?cè)趯W(xué)習(xí)過(guò)程中還涉及到其它的外圍電路如存儲(chǔ)器、時(shí)序電路、一些必要的集成電路芯片等方面的知識(shí)。為了掌握計(jì)算機(jī)內(nèi)數(shù)的運(yùn)算、存儲(chǔ)、傳送等知識(shí)，我們還必須掌握機(jī)器數(shù)的各種表現(xiàn)形式，掌握各種數(shù)的編碼方案，掌握字符的編碼方案，掌握它們的校驗(yàn)技術(shù)等等。在《計(jì)算機(jī)組成原理與設(shè)計(jì)》這門(mén)課程中，我們對(duì)運(yùn)算器、控制器的研究是深入到其內(nèi)部的，我們甚至研究了控制器中的微程序控制器（或硬連線(xiàn)控制器）.第二頁(yè)，共五十六頁(yè)，編輯于2023年，星期二《微型計(jì)算機(jī)原理及應(yīng)用》從課程的整體要求來(lái)看，在《微型計(jì)算機(jī)原理及應(yīng)用》這門(mén)課程中，我們主要是以應(yīng)用為目的來(lái)研究計(jì)算機(jī)的各個(gè)部分的。我們也研究運(yùn)算器和控制器，但我們針對(duì)當(dāng)前的主流微機(jī)研究它的CPU的總體功能。也就是說(shuō)，我們不研究CPU內(nèi)部各部件的原理，只研究CPU能做什么，研究它內(nèi)部各個(gè)邏輯部件的總體功能,以及研究CPU外圍引腳的信號(hào)功能；我們研究如何通過(guò)8086CPU的40個(gè)外部引腳聯(lián)結(jié)存儲(chǔ)器、聯(lián)結(jié)各種各樣的外部接口電路，進(jìn)而實(shí)現(xiàn)CPU與外部世界的聯(lián)系。我們不研究指令系統(tǒng)的設(shè)計(jì)過(guò)程，更不研究微程序，我們只研究8086計(jì)算機(jī)系列提供的現(xiàn)成的指令系統(tǒng)，研究如何用這些指令系統(tǒng)來(lái)設(shè)計(jì)一系列的程序以解決我們要解決的一系列的問(wèn)題。當(dāng)然在這門(mén)課程中程序設(shè)計(jì)主要用于解決對(duì)外部接口電路的控制問(wèn)題。

第三頁(yè)，共五十六頁(yè)，編輯于2023年，星期二從我們使用的教材的具體章節(jié)安排來(lái)看，與我們以前學(xué)過(guò)的知識(shí)或是以后要開(kāi)的課程有點(diǎn)重疊。

第一章、第二章的內(nèi)容就是《計(jì)算機(jī)組成原理》中的東西，

第三章有一些內(nèi)容與《組成原理》中內(nèi)容相重疊，但有些內(nèi)容是《組成原理》教材中沒(méi)有的，如存儲(chǔ)器與8086CPU的連接。

第四章，研究英特爾80X80系列微處理器的功能，好多東西我們也已經(jīng)學(xué)過(guò)了，如8086的指令系統(tǒng)，8086的尋址方式等，但這一章里有我們要重點(diǎn)掌握的8086CPU的引腳信號(hào)和功能，有比較難以理解的各種總線(xiàn)周期及其波形圖，在這一章里，我們還要掌握用8086CPU和其它的一些必須的配件組成最簡(jiǎn)單的實(shí)用的計(jì)算機(jī)電路的知識(shí)。

第五章就是《匯編語(yǔ)言程序設(shè)計(jì)》課程的壓縮版，當(dāng)然這里只能介紹匯編語(yǔ)言中的指令系統(tǒng)，介紹匯編語(yǔ)言程序設(shè)計(jì)的基本方法，而無(wú)法進(jìn)行大量的程序設(shè)計(jì)實(shí)例的展開(kāi)。第四頁(yè)，共五十六頁(yè)，編輯于2023年，星期二第六章輸入/輸出方式及其中斷處理第七章常用輸入/輸出接口電路這二章是本教材的核心內(nèi)容，在這二章，將向同學(xué)們介紹：8259A（中斷控制器）8255A（并行接口）8253（定時(shí)/計(jì)時(shí)器）8254（定時(shí)/計(jì)時(shí)器）8237A-5（DMA控制器）8250或8251（串行接口）等接口芯片與CPU的連接方法，介紹這些芯片的功能和對(duì)它們的編程應(yīng)用等。在這二章還將向同學(xué)們介紹各種類(lèi)型的總線(xiàn)的應(yīng)用技術(shù)和知識(shí)。另外我們將向同學(xué)們介紹A/D轉(zhuǎn)換和D/A轉(zhuǎn)換原理，介紹模擬信號(hào)的處理技術(shù)，學(xué)會(huì)使用模擬接口芯片DAC0832和ADC0809芯片的使用。第五頁(yè)，共五十六頁(yè)，編輯于2023年，星期二第八章微型計(jì)算機(jī)系統(tǒng)我們使用的教材向大家介紹目前常用的微型計(jì)算機(jī)的各種機(jī)型的配置和性能能指標(biāo)，介紹微機(jī)系統(tǒng)常用外圍電路的接口技術(shù)，如鍵盤(pán)接口技術(shù)、CRT顯示器原理、軟盤(pán)/硬盤(pán)工作原理、計(jì)算機(jī)網(wǎng)絡(luò)基本知識(shí)等。第八章與后面第九章按這本教材的安排屬于自學(xué)的內(nèi)容，但出于實(shí)驗(yàn)教學(xué)的考慮，我們會(huì)在這一章安排點(diǎn)時(shí)間進(jìn)行鍵盤(pán)接口技術(shù)、LED顯示器接口技術(shù)的講解。從《微型計(jì)算機(jī)原理與應(yīng)用》這門(mén)課程的名稱(chēng)入手對(duì)本教材的內(nèi)容進(jìn)行劃分，我們把整本書(shū)分成三個(gè)部分。第一部分微型計(jì)算機(jī)體系結(jié)構(gòu)與基本概念（1、2、3章）第二部分80X86CPU的功能結(jié)構(gòu)與編程原理（4、5章）第三部分微機(jī)數(shù)據(jù)輸入/輸出方法及常用接口電路應(yīng)用（6、7、8章）第六頁(yè)，共五十六頁(yè)，編輯于2023年，星期二本課程的學(xué)習(xí)目的和應(yīng)用方向《微機(jī)原理與接口技術(shù)》或《微機(jī)原理與應(yīng)用》是計(jì)算機(jī)應(yīng)用專(zhuān)業(yè)的核心課程，本課程的目的在于通過(guò)介紹微機(jī)的基本結(jié)構(gòu)和工作原理，重點(diǎn)闡述微型計(jì)算機(jī)內(nèi)部各部件之間的接口關(guān)系以及微機(jī)與外圍設(shè)備的接口關(guān)系。通過(guò)本課程的學(xué)習(xí)，學(xué)生應(yīng)能對(duì)常規(guī)微機(jī)系統(tǒng)及接口電路進(jìn)行分析與設(shè)計(jì)。第七頁(yè)，共五十六頁(yè)，編輯于2023年，星期二接口技術(shù)在實(shí)際社會(huì)活動(dòng)中的應(yīng)用舉例一、對(duì)模擬量的采集轉(zhuǎn)換計(jì)算與控制第八頁(yè)，共五十六頁(yè)，編輯于2023年，星期二恒溫系統(tǒng)的電路設(shè)計(jì)與控制程序L1：MOVAL，0OUT90H，ALCALLDELAYINAL，70HMOVBL，ALMOVAL，0F6HSUBAL，BLOUT80H，ALJMPL1

第九頁(yè)，共五十六頁(yè)，編輯于2023年，星期二二、用常用接口技術(shù)對(duì)外部設(shè)備的控制交通燈控制電路設(shè)計(jì)自動(dòng)化流水線(xiàn)控制電路搶答器電路數(shù)字錄音/放音技術(shù)微機(jī)之間的串行通訊實(shí)驗(yàn)電子琴電路設(shè)計(jì)（用DAC、8255、8253）音階1234567頻率261.1293.7329.6349.2392.0440.0493.9第十頁(yè)，共五十六頁(yè)，編輯于2023年，星期二第四章英特爾80X86系列微處理器第一節(jié)8086/8088微處理器我們不研究CPU內(nèi)部的組成邏輯和真實(shí)的物理實(shí)現(xiàn)，我們僅從匯編語(yǔ)言程序員的角度來(lái)研究8086/8088CPU內(nèi)部的編程結(jié)構(gòu)。這里說(shuō)明一點(diǎn)，8086CPU與8088CPU的功能結(jié)構(gòu)差不多完全相同，唯一的不同點(diǎn)是，8086的數(shù)據(jù)總線(xiàn)為16位，而8088的數(shù)據(jù)總線(xiàn)為8位。也就是說(shuō)，執(zhí)行部件完全相同，總線(xiàn)接口部件數(shù)據(jù)的輸入/輸出接口電路略有不同。第十一頁(yè)，共五十六頁(yè)，編輯于2023年，星期二第十二頁(yè)，共五十六頁(yè)，編輯于2023年，星期二（一）總線(xiàn)接口部件BIU?四個(gè)十六位的段寄存器CSDSSSES?一個(gè)十六位的指令指針寄存器IP（PC）?指令隊(duì)列寄存器（六字節(jié)/4字節(jié)）?20位的地址加法器?輸入/輸出總線(xiàn)控制邏輯?用于與EU部件進(jìn)行通訊聯(lián)絡(luò)的內(nèi)部專(zhuān)用寄存器總線(xiàn)接口部件的功能是：擔(dān)任CPU與存儲(chǔ)器、外部接口之間的數(shù)據(jù)通訊工作。第十三頁(yè)，共五十六頁(yè)，編輯于2023年，星期二總線(xiàn)接口部件的功能是：擔(dān)任CPU與存儲(chǔ)器、外部接口之間的數(shù)據(jù)通訊工作。說(shuō)得再明白一點(diǎn)就是負(fù)責(zé)從存儲(chǔ)器讀取指令碼、負(fù)責(zé)從存儲(chǔ)器或外設(shè)讀取數(shù)據(jù)或向存儲(chǔ)器或外設(shè)寫(xiě)入數(shù)據(jù)。其具休工作過(guò)程如下：（1）當(dāng)指令隊(duì)列中有二個(gè)字節(jié)或二個(gè)字節(jié)以上空閑時(shí)，自動(dòng)到CS：IP所指出的存儲(chǔ)器單元中取出指令字節(jié)，直至指令隊(duì)列填滿(mǎn)，當(dāng)然，必須在總線(xiàn)空閑時(shí)。（2）每次從程序存儲(chǔ)器中取出一個(gè)字節(jié)，順序存放在指令隊(duì)列中。（PC只能加一操作而不能一次進(jìn)行加2操作）（3）當(dāng)EU從指令隊(duì)列中取走一個(gè)指令字節(jié)后，一般都馬上進(jìn)行補(bǔ)充。如果EU對(duì)某一指令碼譯碼后，發(fā)現(xiàn)要操作的的數(shù)據(jù)在數(shù)據(jù)存儲(chǔ)器或外設(shè)端口中時(shí)，BIU會(huì)按照EU給出的邏輯地址到存儲(chǔ)器或外設(shè)讀取數(shù)據(jù)，第十四頁(yè)，共五十六頁(yè)，編輯于2023年，星期二（4）BIU從CPU外部取到數(shù)據(jù)送到CPU的內(nèi)部總線(xiàn)，由EU進(jìn)行處理。（5）如果EU的處理結(jié)果需要寫(xiě)入存儲(chǔ)器或外設(shè)，BIU會(huì)響應(yīng)EU的請(qǐng)求，完成這一工作。第十五頁(yè)，共五十六頁(yè)，編輯于2023年，星期二（二）執(zhí)行部件EU8086和8088CPU的EU部件完全相同。它們的結(jié)構(gòu)如下：?八個(gè)16位的通用寄存器AX，BX，CX，DX，BP，SP,SI，DI?一個(gè)16位的標(biāo)志寄存器FR?一個(gè)16位算術(shù)邏輯運(yùn)算單元?執(zhí)行部件中的控制電路（硬連線(xiàn)控制器/微程序控制器）執(zhí)行部件的功能是：由BIU部件的指令隊(duì)列中取出指令碼進(jìn)行譯碼分析并執(zhí)行之。第十六頁(yè)，共五十六頁(yè)，編輯于2023年，星期二執(zhí)行部件的功能是：由BIU部件的指令隊(duì)列中取出指令碼進(jìn)行譯碼分析并執(zhí)行之。其完成一條指令的具體執(zhí)行過(guò)程如下：（1）從BIU的指令隊(duì)列中取一個(gè)字節(jié)的指令碼（2）由指令譯碼器進(jìn)行分析譯碼，確定要進(jìn)行的具體操作，如本指令是無(wú)操作數(shù)指令，立即執(zhí)行之；（3）如指令的執(zhí)行需要操作數(shù)，則根據(jù)譯碼得到的尋址方式、操作數(shù)地址等信息要求BIU部件取數(shù)據(jù)。（4）將取來(lái)的數(shù)據(jù)經(jīng)內(nèi)部數(shù)據(jù)總線(xiàn)送ALU進(jìn)行運(yùn)算（5）運(yùn)算結(jié)果保存在ALU內(nèi)部的通用寄存器或送CPU外部進(jìn)行存儲(chǔ)保存。（6）運(yùn)算操作后的有關(guān)狀態(tài)保存在標(biāo)志寄存器FR中第十七頁(yè)，共五十六頁(yè)，編輯于2023年，星期二根據(jù)上面的分析，我們知道，BIU和EU是分工協(xié)作的，EU只負(fù)責(zé)執(zhí)行指令，而B(niǎo)IU則負(fù)責(zé)取指令以及數(shù)據(jù)（操作數(shù)）的輸入/輸出操作。對(duì)于8086/8088CPU它們的EU和BIU在大多數(shù)的情況下是可以并行工作的，這大大提高了CPU的運(yùn)行速率。從下一頁(yè)中的圖4—2我們可以看到，這種并行工作和我們《計(jì)算機(jī)組成與設(shè)計(jì)》課程中講的RISC計(jì)算機(jī)的并行流水線(xiàn)還是有一定差別的。第十八頁(yè)，共五十六頁(yè)，編輯于2023年，星期二第十九頁(yè)，共五十六頁(yè)，編輯于2023年，星期二EU與BIU的分工協(xié)作關(guān)系：EU只負(fù)責(zé)指令的執(zhí)行,它只能通過(guò)BIU得到指令碼和數(shù)據(jù),EU與BIU間的通訊是通16位的ALU數(shù)據(jù)總線(xiàn)和6位的隊(duì)列總線(xiàn)實(shí)現(xiàn)的.不管EU是否在執(zhí)行指令,只要指令隊(duì)列沒(méi)填滿(mǎn),而且BIU處于空閑狀態(tài)，BIU總是會(huì)自動(dòng)的按CS:IP的指示執(zhí)行取指操作。（BIU的非空閑狀態(tài)：BIU正在取指令碼，BIU正在為ALU取數(shù)據(jù)或正在為ALU傳送結(jié)果到存儲(chǔ)器等）當(dāng)指令隊(duì)列已填滿(mǎn)，且EU沒(méi)有向BIU發(fā)出總線(xiàn)請(qǐng)求，BIU進(jìn)入空閑狀態(tài)。一般情況下，指令隊(duì)列中總是至少有一個(gè)字節(jié)的指令碼的，這樣能夠保證EU要執(zhí)行的指令碼總是已事先取好放在指令隊(duì)列中，以保證CPU的高利用率。但有一個(gè)特例：當(dāng)EU正在執(zhí)行的一條指令碼是一條非順序執(zhí)行指令時(shí)，第二十頁(yè)，共五十六頁(yè)，編輯于2023年，星期二即EU執(zhí)行的是一條調(diào)用指令或轉(zhuǎn)移指令等，指令隊(duì)列中的指令碼將被清空，再根據(jù)指令的轉(zhuǎn)移目標(biāo)開(kāi)始指令預(yù)取周期，并利用并行工作機(jī)制盡量填滿(mǎn)指令隊(duì)列，從而實(shí)現(xiàn)轉(zhuǎn)移及轉(zhuǎn)移后的連續(xù)順序執(zhí)行。第二十一頁(yè)，共五十六頁(yè)，編輯于2023年，星期二（三）8086/8088CPU的寄存器結(jié)構(gòu)第二十二頁(yè)，共五十六頁(yè)，編輯于2023年，星期二一、8086/8088CPU引腳信號(hào)與功能為了適應(yīng)不同的應(yīng)用場(chǎng)合，有最大模式和最小模式之分。用下一頁(yè)的圖介紹最大與最小模式8088的第28號(hào)引腳為IO/M極性與8086的相反第二十三頁(yè)，共五十六頁(yè)，編輯于2023年，星期二8086/8088CPU引腳功能介紹（一）最小模式下的引腳信號(hào)及功能1、電源（VCC）與地線(xiàn)（GND）（40、1、20號(hào)引腳共3條）2、地址、數(shù)據(jù)、部分狀態(tài)線(xiàn)（共用去20條）3、專(zhuān)用的控制與聯(lián)絡(luò)信號(hào)線(xiàn)（共用去17條）S4、S3狀態(tài)組合的作用（指示當(dāng)前尋址所用的段寄存器）00使用ES01使用SS0使用CS或未用任何段寄存器11使用DS第二十四頁(yè)，共五十六頁(yè)，編輯于2023年，星期二復(fù)位時(shí)CPU內(nèi)部相關(guān)寄存器的狀態(tài)IP=0000HCS=0FFFFHDS=0000HSS=0000HES=0000H指令隊(duì)列寄存器中無(wú)指令碼第二十五頁(yè)，共五十六頁(yè)，編輯于2023年，星期二*8088由于不使用高八位的數(shù)據(jù)線(xiàn)，所以不使用BHE信號(hào)線(xiàn)，改作它用（SS0）。8088的M/IO、DT/R、BHE對(duì)應(yīng)的總線(xiàn)操作如下：第二十六頁(yè)，共五十六頁(yè)，編輯于2023年，星期二(三)最大模式下的引腳信號(hào)及功能說(shuō)明S0、S1、S2在MN/MX引腳接地時(shí)系統(tǒng)為最大模式，系統(tǒng)中為了能對(duì)主處理器和從處理器進(jìn)行協(xié)調(diào)控制，引入了8288總線(xiàn)控制器，它負(fù)責(zé)對(duì)CPU輸出的總線(xiàn)周期狀態(tài)信號(hào)S0、S1、S2進(jìn)行解釋譯碼，請(qǐng)參考P118的表4。第二十七頁(yè)，共五十六頁(yè)，編輯于2023年，星期二RQ0/GT0、RQ1/GT1這是兩對(duì)的總線(xiàn)請(qǐng)求/總線(xiàn)應(yīng)答信號(hào)線(xiàn)（詳細(xì)說(shuō)明文字略）LOCK總線(xiàn)封鎖信號(hào)當(dāng)該信號(hào)為低電平時(shí)，不允許進(jìn)行總線(xiàn)響應(yīng)。這個(gè)引腳信號(hào)是由LOCK指令前綴產(chǎn)生的。如可使用：LOCKMOVAL，BL第二十八頁(yè)，共五十六頁(yè)，編輯于2023年，星期二QS1、QS0指令隊(duì)列狀態(tài)信號(hào)，用于表示當(dāng)前指令隊(duì)列的狀態(tài)，方便其它處理器監(jiān)視CPU中指令隊(duì)列中的隊(duì)列狀態(tài)情況。第二十九頁(yè)，共五十六頁(yè)，編輯于2023年，星期二(五)CPU子系統(tǒng)(P131)僅僅一個(gè)INTER8086微處理器芯片，還不能構(gòu)成可以應(yīng)用的微機(jī)系統(tǒng)，它必須和其它的一些芯片，再加上必要的一些輸入輸出設(shè)備，才可以構(gòu)成一個(gè)可以實(shí)用的CPU子系統(tǒng)。INTER公司向我們提供了所有的這些配套芯片。1、地址鎖存與數(shù)據(jù)緩沖為保證在對(duì)存儲(chǔ)器或外設(shè)進(jìn)行訪(fǎng)問(wèn)時(shí)地址信息的穩(wěn)定，要求有一穩(wěn)定的地址信息，CPU輸出的地址信息必須用鎖存器進(jìn)行鎖存。鎖存信號(hào)ALE由CPU提供。需要鎖存的地址信號(hào)線(xiàn)有20條，/BHE信號(hào)也要鎖存，共有21條信號(hào)線(xiàn)要鎖存，所以要三片的8288鎖存器。第三十頁(yè)，共五十六頁(yè)，編輯于2023年，星期二第三十一頁(yè)，共五十六頁(yè)，編輯于2023年，星期二第三十二頁(yè)，共五十六頁(yè)，編輯于2023年，星期二2、處于最小模式下的8086CPU子系統(tǒng)使用8086CPU構(gòu)成一個(gè)最小模式子系統(tǒng)，需要有以下的最基本的配套芯片：1）8086CPU芯片一片2）8082(或74LS373)地址鎖存器三片3）8286(或74LS245)數(shù)據(jù)總線(xiàn)收發(fā)器二片4）8284時(shí)鐘發(fā)生器一片5）數(shù)據(jù)存儲(chǔ)器芯片若干片6）必要的輸入輸出設(shè)備接口電路第三十三頁(yè)，共五十六頁(yè)，編輯于2023年，星期二8086的最小模式的典型配置第三十四頁(yè)，共五十六頁(yè)，編輯于2023年，星期二第三十五頁(yè)，共五十六頁(yè)，編輯于2023年，星期二3、處于最大模式下的8086CPU子系統(tǒng)所謂最大模式：即系統(tǒng)中除了8086這一個(gè)主CPU外，還存在其它可以控制總線(xiàn)的從CPU，如：8286/8287（浮點(diǎn)運(yùn)算器），8089IOP（通道處理器）等，由于電路中有了多個(gè)的需要控制總線(xiàn)的設(shè)備，這就要有一個(gè)總線(xiàn)控制器，INTER公司提供的8288總線(xiàn)控制器，就是專(zhuān)為8086配套使用的芯片。所以，當(dāng)8086處于最大模式下，除了必須要有最小模式下的那些基本配置外，電路中還必須要有一片8288總線(xiàn)控制器，總線(xiàn)控制器有的時(shí)候是要代替主CPU進(jìn)行發(fā)號(hào)施令的。第三十六頁(yè)，共五十六頁(yè)，編輯于2023年，星期二第三十七頁(yè)，共五十六頁(yè)，編輯于2023年，星期二第三十八頁(yè)，共五十六頁(yè)，編輯于2023年，星期二8086CPU在最大模式下的典型配置第三十九頁(yè)，共五十六頁(yè)，編輯于2023年，星期二

1.微處理器的時(shí)序概念微處理器各個(gè)引腳上輸出的信號(hào)是與時(shí)間有關(guān)的，在不同的時(shí)間段里微處理器同一引腳上輸出的信號(hào)可能是不相同的，這些信號(hào)都受計(jì)算機(jī)中的一個(gè)時(shí)鐘信號(hào)發(fā)生器發(fā)出的一個(gè)統(tǒng)一的時(shí)鐘信號(hào)所控制。在這一時(shí)鐘信號(hào)的控制下微處理器是一個(gè)節(jié)拍一個(gè)節(jié)拍的工作的。從時(shí)序的角度考慮，微處理器在執(zhí)行指令時(shí)有三種周期：時(shí)鐘周期、總線(xiàn)周期、指令同期。第四十頁(yè)，共五十六頁(yè)，編輯于2023年，星期二2)總線(xiàn)周期：指的是微處理器讀一次存儲(chǔ)器或?qū)懸淮未鎯?chǔ)器所要的時(shí)間，如讀總線(xiàn)周期、寫(xiě)總線(xiàn)周期。通常一個(gè)總線(xiàn)周期由若干個(gè)時(shí)鐘周期所組成?？偩€(xiàn)周期有時(shí)也稱(chēng)為機(jī)器周期3)指令周期：微處理器執(zhí)行一條指令所需要的時(shí)間，通常指令周期由若干個(gè)總線(xiàn)周期所組成。由于微處理器的指令眾多，每一條指令的復(fù)雜程度不同，所以所需的指令周期也不相同，我們不可以在這里針對(duì)不同的指令來(lái)討論指令周期，實(shí)際上也沒(méi)有這個(gè)必要，因?yàn)槊恳粭l指令周期都是由若干條總線(xiàn)周期所組成，復(fù)雜的指令所包含的總線(xiàn)周期多一點(diǎn)，而簡(jiǎn)單的指令所包含的總周期少一點(diǎn)。所以我們只討論總線(xiàn)周期就可以明了微處理器與外部的時(shí)間關(guān)系。1)時(shí)鐘周期:微處理器時(shí)鐘頻率的倒數(shù)，一般以納秒計(jì)。如一臺(tái)計(jì)算機(jī)的時(shí)鐘頻率為5MHz,那么它的時(shí)鐘周期為２００納秒。8086/8088計(jì)算機(jī)時(shí)鐘的占空比為1/3，即一個(gè)時(shí)鐘周期內(nèi)高電平部分時(shí)間和低電平部分時(shí)間之比為1：2。第四十一頁(yè)，共五十六頁(yè)，編輯于2023年，星期二早期四位機(jī)的讀總線(xiàn)