設(shè)計(jì)三人表決電路演示

設(shè)計(jì)三人表決電路ppt課件當(dāng)前第1頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)看一看：三人表決電路實(shí)物示意圖電路組成框圖當(dāng)前第2頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)圖中有兩個(gè)雙四輸入與非門CD4012和一個(gè)OC門，當(dāng)三個(gè)按鈕S1、S2、S3中有兩個(gè)或兩個(gè)以上閉合的時(shí)候，表示成功的燈就亮了。元器件選擇序

號(hào)分

類名

稱型號(hào)規(guī)格數(shù)量1IC1、IC2雙四輸入與非門CD401222IC3OC門ULN2003AN13R1～R6電阻47kΩ6R7電阻27kΩ1R8電阻2.7kΩ14C1～C3圓片電容0.01μF35S1～S3按鈕36LED紅發(fā)光二極管17

其它

實(shí)驗(yàn)板（萬能板）、集成電路插座16引腳一塊、14引腳兩塊。表9-1元器件明細(xì)表當(dāng)前第3頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)任務(wù)１

分析編碼器

編碼器——是一種組合邏輯電路。組合邏輯電路是沒有記憶功能的，其任何時(shí)刻的輸出狀態(tài)直接由當(dāng)時(shí)的輸入狀態(tài)決定，而與電路前一個(gè)時(shí)刻的狀態(tài)無關(guān)。一、認(rèn)識(shí)組合邏輯電路當(dāng)前第4頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)二、組合邏輯電路的分析步驟1．由邏輯電路圖寫出邏輯函數(shù)表達(dá)式2．化簡(jiǎn)

當(dāng)前第5頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)3．分析邏輯功能

表9-2真值表總結(jié)：組合邏輯電路的分析步驟BCY000011101110具有異或門的邏輯功能B、C輸入相同輸出為“0”；

B、C輸入不同，輸出為“1”

當(dāng)前第6頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)二、編碼器編碼——就是將符號(hào)或數(shù)碼按一定的規(guī)律編排成一組組代碼，并使每組代碼具有一定的含義。編碼器——能夠完成數(shù)字編碼的電路稱為編碼器。常見編碼器——二進(jìn)制編碼器和二-十進(jìn)制編碼器1．二進(jìn)制編碼器——是用n位二進(jìn)制代碼對(duì)2n個(gè)信號(hào)進(jìn)行編碼的電路舉例：三位二進(jìn)制編碼器邏輯圖由編碼的邏輯電路可以得到Y(jié)2

、Y1

、Y0的邏輯函數(shù)表達(dá)式：

Y0=I1+I3+I5+I7Y1=I2+I3+I6+I7

Y2=I4+I5+I6+I7當(dāng)前第7頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)十

進(jìn)輸

入輸

出制

數(shù)變

量Y2Y1Y001234567I0I1I2I3I4I5I6I7000001010011100101110111在任何時(shí)刻，編碼器只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼，可根據(jù)需要輸入有效電平，可以輸入高電平有效也可以輸入低電平有效。三位二進(jìn)制編碼器真值表所以三位二進(jìn)制編碼器的輸入端有8個(gè)，輸出端有3個(gè)，集成三位二進(jìn)制編碼器稱為8-3線編碼器。當(dāng)前第8頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)2．二-十進(jìn)制編碼器——將十進(jìn)制數(shù)字0～9編成二進(jìn)制代碼的電路，叫做二-十進(jìn)制編碼器

Y3=I8+I9

Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7輸出端有4個(gè)輸入端有10個(gè)輸出的邏輯函數(shù)表達(dá)式：當(dāng)前第9頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)編碼器的真值表如按下“I1”則I1輸入為高電平，于是Y0輸出為1，而Y3、Y2、Y1均輸出為0,整個(gè)編碼器輸出為0001,如按下“I7”則Y2、Y1、Y0輸出為1,Y3為0,整個(gè)輸出為0111。十

進(jìn)輸

入輸

出制

數(shù)變

量Y3Y2Y1Y001234

56789I0I1I2I3I4I5I6I7I8I90000000100100011010001010110011110001001當(dāng)前第10頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)學(xué)習(xí)要點(diǎn)1．分析組合邏輯電路的步驟是：2.編碼就是將符號(hào)或數(shù)碼按一定的規(guī)律編排成一組組代碼，并使每組代碼具有一定的含義。能夠完成編碼的電路稱為編碼器。編碼器有二進(jìn)制編碼器和十進(jìn)制編碼器等。當(dāng)前第11頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)——優(yōu)先編碼器優(yōu)先編碼器能按信號(hào)的優(yōu)先級(jí)別進(jìn)行編碼常用CT74LS147型10/4線優(yōu)先編碼器圖9-7CT74LS147的外形

T74LS147引腳排列當(dāng)前第12頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)任務(wù)2認(rèn)識(shí)譯碼器

一、譯碼器譯碼器——是將具有特定含義的二進(jìn)制代碼“翻譯”成相應(yīng)的輸出信號(hào)，譯碼器和編碼器互為逆過程。常見的譯碼器——有二進(jìn)制譯碼器、十進(jìn)制譯碼器和顯示譯碼器等。表9-62線——4線譯碼器真值表圖9-92線—4線譯碼器SBA1×

×111100

0000011011110110110110111當(dāng)前第13頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)二、譯碼器的功能1．二進(jìn)制譯碼器二進(jìn)制譯碼器是將二進(jìn)制代碼的各種狀態(tài)，按其原意“翻譯”成對(duì)應(yīng)的輸出信號(hào)的電路。n位二進(jìn)制代碼有2n個(gè)取值組合，對(duì)應(yīng)的輸出信號(hào)就有2n個(gè)。2．二—十進(jìn)制譯碼器將二—十進(jìn)制代碼翻譯成0～9十個(gè)十進(jìn)制數(shù)信號(hào)的電路叫做二—十進(jìn)制譯碼器。通常也叫做4線——10線譯碼器。A、B是兩個(gè)輸入端、Y3Y2Y1Y0是四個(gè)輸出端2線－4線譯碼器示意圖當(dāng)前第14頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)下圖為8421BCD碼譯碼器邏輯圖，輸出低電平有效

當(dāng)前第15頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)

當(dāng)DCBA分別為0000～1001十個(gè)8421BCD碼時(shí)，就可以得到8421BCD譯碼器的真值表表9-78421BCD譯碼器真值表例如：8421BCD譯碼器的輸入端DCBA＝0000時(shí)，輸出Y0＝0,而Y1＝Y(jié)2＝……＝Y(jié)9＝1。Y0被譯出。DCBAY0Y1Y2Y3Y4Y5Y6Y7Y8Y900000111111111000110111111110010110111111100111110111111010011110111110101111110111101101111110111011111111110111000111111110110011111111110當(dāng)前第16頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)2.數(shù)碼顯示器分段數(shù)碼顯示器半導(dǎo)體數(shù)碼顯示器

液晶顯示器

熒光顯示器（1）半導(dǎo)體數(shù)碼顯示器（LED數(shù)字顯示器）圖9-13LED數(shù)字顯示器

圖9-14LED數(shù)字顯示器的外形圖分段數(shù)碼顯示器應(yīng)用較為廣泛圖9-12七段顯示器字形當(dāng)前第17頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)1）LED數(shù)字顯示器各引腳的功能為：1a、b、c、d、e、f、g：字形七段輸入端。2VCC：電源。3GND：接地端。4dp：小數(shù)點(diǎn)輸入端。2）LED數(shù)字顯示器內(nèi)部發(fā)光二極管的接法有兩種——共陰極和共陽極接法，如圖9-15所示。（2）液晶顯示器（LCD）LCD還具有顯示柔和、字跡清晰、體積小、重量輕、可靠性高、使用壽命長(zhǎng)等優(yōu)點(diǎn)。共陽極共陰極當(dāng)前第18頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)3.BCD—七段顯示譯碼器舉例：集成譯碼器CT74LS247的外形及引腳排列圖a）

外形圖

b）引腳排列介紹：GND為接地端。+VCC為電源端，A3、A2、A1、A0為代碼輸入端，

、

、

、

、

、

、

為邏輯信號(hào)（譯碼）輸出端，

為試燈端，

為滅燈端，

為清零端。CT74LS247譯碼器的譯碼輸出端分別與七段顯示器的各段相連。當(dāng)前第19頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)表9-8CT74LS247譯碼器功能表當(dāng)前第20頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)學(xué)習(xí)要點(diǎn)：1．譯碼器就是將具有特定含義的二進(jìn)制代碼按其原意“翻譯”出來，并轉(zhuǎn)換成相應(yīng)的輸出信號(hào)。2．常用的譯碼器有二進(jìn)制譯碼器、二——十進(jìn)制譯碼器和顯示譯碼器三類。3．分析各類譯碼器和識(shí)讀常見集成譯碼器。當(dāng)前第21頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)任務(wù)3設(shè)計(jì)組合邏輯電路一、兩種加法器的邏輯符號(hào)圖半加器是用來完成兩個(gè)一位二進(jìn)制數(shù)求和的邏輯電路。不考慮來自低位的進(jìn)位信號(hào)，所以有兩個(gè)輸入端、兩個(gè)輸出端。Ai、Bi為半加器的兩個(gè)輸入端，即加數(shù)和被加數(shù)；Si為本位相加的和，Ci為向高位的進(jìn)位信號(hào)。全加器是實(shí)現(xiàn)二進(jìn)制全加的運(yùn)算，它的特點(diǎn)是考慮來自低位的進(jìn)位信號(hào)，能夠完成被加數(shù)、加數(shù)和低位送來的進(jìn)位數(shù)三者的相加。所以全加器有三個(gè)輸入端：Ai、Bi、Ci-1；兩個(gè)輸出端：和數(shù)Si和向高位的進(jìn)位Ci。半加器的邏輯符號(hào)

全加器的邏輯符號(hào)當(dāng)前第22頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)二、加法器設(shè)計(jì)方法1．半加器設(shè)Ai、Bi為半加器的兩個(gè)輸入端，即加數(shù)和被加數(shù)；Si為本位相加的和，Ci為向高位的進(jìn)位信號(hào)。根據(jù)半加器的運(yùn)算要求，列出半加器的真值表,見表9-9由真值表寫出Si和Ci的邏輯函數(shù)表達(dá)式輸

入輸

出AiBiSiCi0001101100101001表達(dá)式的寫法：從表中找出輸出為1的各行，把每行的輸入變量寫成乘積的形式，遇到0的輸入變量加非號(hào)畫出邏輯電路圖當(dāng)前第23頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)2．全加器設(shè)全加器用Ai、Bi、Ci-1分別表示三個(gè)輸入端，即被加數(shù)、加數(shù)和低位送來的進(jìn)位數(shù)；兩個(gè)輸出端分別用Si、Ci表示和數(shù)和向高位的進(jìn)位數(shù)。根據(jù)全加器的要求,列出全加器的真值表，如表9-10所示由真值表寫出邏輯表達(dá)式為：

輸

入輸

出AiBiCi-1SiCi0000010100111001011101110010100110010111當(dāng)前第24頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)化簡(jiǎn)邏輯表達(dá)式：根據(jù)邏輯表達(dá)式，畫出邏輯圖當(dāng)前第25頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)三、設(shè)計(jì)一個(gè)三人表決電路要求：電路供A、B、C三個(gè)人投票表決使用，每人一個(gè)按鍵，贊成就按下按鍵，用“1”表示，不贊成就不按，用“0”來表示。當(dāng)兩人或兩人以上同意時(shí)，才能通過，表決結(jié)果用發(fā)光二極管來指示，亮（通過）即“1”，不亮（不通過）即“0”。要求用“與非門”電路來實(shí)現(xiàn)該邏輯功能。（1）由邏輯功能來列出真值表輸

入輸

出ABCY

000001010011100101110111000

1

01

11當(dāng)前第26頁(yè)\共有31頁(yè)\編于星期日\(chéng)16點(diǎn)（2）根據(jù)真值表寫出邏輯函