第三章集成門電路

第三章集成門電路第一頁，共五十三頁，編輯于2023年，星期四知識要點1.半導體器件的開關特性2.TTL邏輯門的功能、外部特性3.集電極開路輸出（OC）門和三態(tài)輸出（TS）門4.MOS邏輯門的功能、外部特性第二頁，共五十三頁，編輯于2023年，星期四雙值電路“VL”“VH”符號“0”“1”前面介紹了邏輯變量是雙值變量概述工程上：用“0”表示VL，用“1”表示VH稱正邏輯。用“0”表示VH，用“1”表示VL稱負邏輯。第三頁，共五十三頁，編輯于2023年，星期四ECL:VEE=-5.2V；VL=-1.6V；VH=-0.8VCMOS:VDD=+3V～+18V；VL=0V;VH=VDDTTL:VCC=+5V;VL=0.2V;VH=3.6V1.雙極型集成電路（雙極型半導體器件）:2.單極型集成電路（場效應管）:特點:速度快、負載能力強，但是功耗大、結構較復雜，集成規(guī)模受到一定限制。特點:結構簡單、制造方便、集成度高、功耗低，但是速度稍慢。第四頁，共五十三頁，編輯于2023年，星期四3.集成規(guī)模分類小規(guī)模(SSI):<100元器件中規(guī)模(MSI):100-999元器件大規(guī)模(LSI):1000-9999元器件超大規(guī)模(VLSI):>100000元器件4.設計方法和功能分類非定制電路（標準邏輯器件）全定制電路（專用集成電路）半定制電路（PLD）第五頁，共五十三頁，編輯于2023年，星期四

ABUR△t動態(tài)特性:△t

0(斷開閉合)斷開RAB->∞靜態(tài)特性閉合RAB=0一、理想開關第六頁，共五十三頁，編輯于2023年，星期四二極管開關電路及特性曲線如圖所示:1.靜態(tài)特性二、二極管開關硅管UTH=0.7V

具有單向?qū)щ娞匦?，但并非理想開關電路。UDIDRABUD

IDUTHUBR1/rDⅡⅢ

IS第七頁，共五十三頁，編輯于2023年，星期四

B.電壓和電流之間是指數(shù)關系而不是線性關系。A.從二極管的伏安特性看實際的二極管并非理想開關，它的正向?qū)娮鑢D非0(約為數(shù)十歐)，反向截止電阻r0也非無窮大(數(shù)百千歐)。主要差異：因此，在工程上都做近似處理，以簡化分析。AB

UD

IDrD=0r0=∞

0第八頁，共五十三頁，編輯于2023年，星期四ttUDIDt1t2ID=UD/R2.動態(tài)特性由圖可見，反向恢復時間Δt2>>Δt1，影響二極管開關速度的主要是Δt2。第九頁，共五十三頁，編輯于2023年，星期四A.當外加電壓由反向突然變?yōu)檎驎r，須等待PN結內(nèi)部建立起足夠的電荷濃度梯度才會有擴散電流形成，因而ID滯后于UD的跳變。B.當外加電壓突然由正向變成反向時，由于PN結內(nèi)部尚有一定數(shù)量的存儲電荷，因而瞬間有較大的反向電流，此后以指數(shù)規(guī)律趨于0。(實際有反向漏電流is)。時延的產(chǎn)生：第十頁，共五十三頁，編輯于2023年，星期四一、靜態(tài)特性

RbUiRCVCCUCEUBEICIb晶體管開關電路第十一頁，共五十三頁，編輯于2023年，星期四

結果:IC=0截止條件:Ube≤0(工程上<0.5V)Icbobecceb1.截止狀態(tài)第十二頁，共五十三頁，編輯于2023年，星期四2.放大狀態(tài)Ube≈0.5～0.7VIC=βIbUbe>0(e結正偏)Ubc<0(c結反偏)

RbUiRCVCCUCEUBEICIb第十三頁，共五十三頁，編輯于2023年，星期四RCβVCC-Uces飽和狀態(tài):Ib≥Ibs==ICSβ(Ibs稱為臨界飽和基極電流)3.飽和狀態(tài)(等效開關導通)

RbUiRCVCCUCE=0.3VUBE=0.7VICIbUbe>0(e結正偏)Ubc>0(c結正偏)第十四頁，共五十三頁，編輯于2023年，星期四UbesUcesbceecbeUbesb

c第十五頁，共五十三頁，編輯于2023年，星期四二、動態(tài)特性在動態(tài)情況下，由于三極管內(nèi)部電荷的建立和消散過程均需要一定的時間，故IC和UO的變化均滯后于Ui的變化。UiICUOtontoffttt第十六頁，共五十三頁，編輯于2023年，星期四

ABF&1.二極管與門真值表ABF000010100111ABF0V0V0V0V5V0V5V0V0V5V5V5V功能表VCCABF=ABR第十七頁，共五十三頁，編輯于2023年，星期四真值表ABF000011101111功能表ABF0V0V0V0V5V5V5V0V5V5V5V5V2.二極管或門ABF1

ABF=A+BR第十八頁，共五十三頁，編輯于2023年，星期四ABF&真值表ABF001011101110

3.與非門AB

Rb1RCRb2

－VbbVCCF第十九頁，共五十三頁，編輯于2023年，星期四ABF≥1真值表ABF0010101001104.或非門VCCAB

Rb1RCRb2

－VbbF=A+B第二十頁，共五十三頁，編輯于2023年，星期四低功耗肖特基(tpd=9nS)

74LS×××肖特基(tpd=3nS)

74S×××高速(tpd=6nS)

74H×××典型(tpd=10nS)74×××系列國際標準2.根據(jù)工作速度和功耗分:1.根據(jù)工作環(huán)境溫度和電源電壓工作范圍的差別分為54系列和74系列。第二十一頁，共五十三頁，編輯于2023年，星期四與門、或門、與非門、或非門、與或非門、非門、異或門3.按邏輯功能分4.按輸出電路形式分

推拉輸出(圖騰柱輸出)、集電極開路輸出(OC)、

三態(tài)輸出(TS)第二十二頁，共五十三頁，編輯于2023年，星期四1.輸入低電壓R1R2R4R3

ABD3T1T2T4T5VCCF4K1.6K1K130Ω0.3V0.3V1V0.6V5V0V4.3V3.6VA、B中任一個為“0”或均為“0”T1通（深飽和）、T2截止T4通、D3通T5截止、輸出“1”第二十三頁，共五十三頁，編輯于2023年，星期四2.輸入高電壓R1R2R4R3

ABD3T1T2T4T5VCCF4K1.6K1K130Ω3.6V3.6V2.1V1.4V0.7V1V0.3VA、B均為“1”T1反向?qū)?、T2飽和導通T4截止、D3截止T5通（深飽和）、輸出“0”第二十四頁，共五十三頁，編輯于2023年，星期四TTL與非門主要外部特性參數(shù)：輸入開門電平、關門電平、輸出邏輯電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時延和空載功耗等。1.輸入開門電平和關門電平“0”:[U(0),U(0)+△U(0)],U(0)+△U(0)≈1V“1”:[U(1)-△U(1),U(1)],U(1)-△U(1)≈1.4V2.輸出高低電平輸出高電平UOH≈3.6V>=2.4V輸出低電平UOL≈0.3V=<0.4V第二十五頁，共五十三頁，編輯于2023年，星期四3.扇入系數(shù)NI與非門允許的輸入端數(shù)目，NI=2-5，最多不超過8。實際應用中需要超過NI時，可使用“與擴展器”或者“或擴展器”來增加輸入端的數(shù)目，也可使用分級實現(xiàn)的方法來減少對門電路輸入端數(shù)目的要求。若使用中所需輸入端數(shù)比NI小,可將多余輸入端接VCC（與門、與非門）或接地（或門、或非門）。第二十六頁，共五十三頁，編輯于2023年，星期四UiN個“0”No=IOH／IiH=400μA／40μA=10IOHIiHIiHIiH&&&&4.扇出系數(shù)NO:拉電流負載“1”IOH:輸出高電平電流；IiH：輸入高電平電流。第二十七頁，共五十三頁，編輯于2023年，星期四UiN個“1”Ni=IOL／IiL=16mA／1mA=16IOLIiLIiLIiL&&&&“0”故選N=10;工程上選N=6～8。IOL：灌入輸出端的低電平電流；IiL：從輸入端流出的低電平電流。灌電流負載第二十八頁，共五十三頁，編輯于2023年，星期四因為ICCH≈1.1mA所以空載截止功耗PH=ICCH×VCC≈5.5mW所以空載導通功耗PL=ICCL×VCC≈17mW因為ICCL≈3.4mA5.平均功耗：空載條件下工作時所消耗的電功率VCCICCHVOH&VCC“1”ICCLVOL&平均功耗P=(PL+PH)/2第二十九頁，共五十三頁，編輯于2023年，星期四AF&21tpd=(tPHL+tPLH)tPHLtPLHAF6.平均延遲時間tpd

導通時延截止時延tpd≈10ns，一般小于40ns。第三十頁，共五十三頁，編輯于2023年，星期四“線與”邏輯&&F1F2F“1”A“1”B例:線與第三十一頁，共五十三頁，編輯于2023年，星期四VCCVCC13013038mAT4T4

T5ΩΩ

先來看看推拉輸出結構的輸出等效電路:F1=0F2=1電流會燒壞邏輯門。出端都不能短接在一起做“線與”連接,因為38mA的由推拉輸出等效電路可知，任何兩個邏輯門的輸F&&F1F2FT5第三十二頁，共五十三頁，編輯于2023年，星期四R1R2R3

ABT1T2T5VCCF4K1.6K1K

RL為實現(xiàn)“線與”，設計出OC門:第三十三頁，共五十三頁，編輯于2023年，星期四T5F1F2FT5

RLVCCVCCA&&FF1F2BDC

RL表示輸出開路表示輸出低電平時為低阻抗第三十四頁，共五十三頁，編輯于2023年，星期四OC門的特點:(1)必須外接上拉電阻RL；(2)多個OC門的輸出可以連接在一起“線與”；(3)OC門可實現(xiàn)電平轉(zhuǎn)換；+10V&OV(4)用做驅(qū)動器。+5V&270Ω第三十五頁，共五十三頁，編輯于2023年，星期四R1R2R4R3

ABD3T1T2T4T5F4K1.6K1K130VCCENPMHG11具有三種輸出狀態(tài)：輸出高電平、輸出低電平和高阻狀態(tài)。第三十六頁，共五十三頁，編輯于2023年，星期四(工作態(tài))。所致，即H門后的二級管截止，M點電壓不變，故EN=“1”使P點為“1”,由于P點的1是H門輸出為“1”R1R2R4R3

ABD3T1T2T4T5F4K1.6K1K130VCCENPMHG11第三十七頁，共五十三頁，編輯于2023年，星期四EN=“0”時，M點為0.9V，Vb5=0V，故T4、T5均截止，輸出為高阻態(tài)(第三態(tài))，相當于開路。R1R2R4R3

ABD3T1T2T4T5F4K1.6K1K130VCCENPMHG11第三十八頁，共五十三頁，編輯于2023年，星期四(1)TS門不需外接上拉電阻；TS門的特點:(2)EN=1，電路處于工作狀態(tài)，稱為使能控制端高電平有效的三態(tài)與非門；&BAENF△高電平有效&BAENF△低電平有效第三十九頁，共五十三頁，編輯于2023年，星期四A1&&F1FnB1BnAnENnEN1△△總線(3)三態(tài)門可以把多個門的輸出連接在一起，作為總線輸出形式；但任一時刻只允許一個門處于工作態(tài)，其余的必須處于高阻態(tài)，以便分時傳送。第四十頁，共五十三頁，編輯于2023年，星期四例：畫出輸出波形。1CAENF△&BABCF第四十一頁，共五十三頁，編輯于2023年，星期四TTL門閑置輸入端的處理：&ABF處理原則：不影響信號端的正常邏輯運算。1.與門、與非門(1)接”1”(VCC)，優(yōu)點是不增加信號端的驅(qū)動電流；(2)與信號端并接使用，優(yōu)點是能提高邏輯可靠性，但使信號端要提供的驅(qū)動電流增大；(3)閑置(TTL門輸入端閑置等效輸入為“1”)。(1)接“0”(地)；(2)與信號端并接使用；2.或門、或非門(3)不允許閑置/懸浮。第四十二頁，共五十三頁，編輯于2023年，星期四具有制造工藝簡單\集成度高\功耗小\抗干擾能力強等優(yōu)點;有PMOS、NMOS、CMOS電路3種類型，

CMOS

電路是目前應用最廣泛的一類;幾乎所有超大規(guī)模集成器件，如超大規(guī)模存儲器件\可編程器件等都采用CMOS工藝制造。單極型集成電路,電壓控制型器件,工作時只有一種載流子參與導電，輸入阻抗高，溫度穩(wěn)定性好。第四十三頁，共五十三頁，編輯于2023年，星期四結型場效應管JFET絕緣柵型場效應管MOS場效應管有兩種:N溝道P溝道耗盡型增強型耗盡型增強型第四十四頁，共五十三頁，編輯于2023年，星期四

MOS絕緣柵場效應管（N溝道）（1）結構PGSDP型基底兩個N區(qū)SiO2絕緣層金屬鋁N導電溝道未預留N溝道增強型預留N溝道耗盡型NN第四十五頁，共五十三頁，編輯于2023年，星期四（2）邏輯符號P溝道增強型GSDGSDN溝道增強型柵極漏極源極第四十六頁，共五十三頁，編輯于2023年，星期四NMOSFET：VGS≥VTN(+2V)，形成溝道，等效開關接通；VGS＜VTN(+2V)，溝道夾斷，等效開關斷開。GSDVDD第四十七頁，共五十三頁，編輯于2023年，星期四PMOSFET:VGS≤VTP(－2V)，形成溝道,等效開關接通；VGS＞VTP(－2V)，溝道夾斷，等效開關斷開。溝道導通內(nèi)阻小于1K，相對于外電路可以忽略。GSDVDD第四十八頁，共五十三頁，編輯于2023年，星期四一、CMOS非門T1T2UOUiGSDVDDGSD第四十九頁，共五十三頁，編輯于2023年，星期四(1)若Ui=0VGS1=0<VTN

所以T1截止；VGS2=-VDD<VTP

所以T2導通。UO=“1”=VDD(2)若