微處理器與總線

關于微處理器與總線第1頁，講稿共62頁，2023年5月2日，星期三一、微處理器的組成1、運算器：又稱算術邏輯單元（arithmeticandlogicunit）2、控制器：指令寄存器、指令譯碼器、定時與控制邏輯電路。3、寄存器組Registers：分為專用寄存器和通用寄存器。2.1微處理器概述第2頁，講稿共62頁，2023年5月2日，星期三二、微處理器的主要技術指標1、時鐘頻率：主頻，單位MHz2、字長：能一次處理的二進制位數(shù)＝CPU內(nèi)部寄存器和數(shù)據(jù)總線的寬度3、最大可直接尋址的內(nèi)存：由地址總線的寬度決定2.1微處理器概述地址總線寬度：16位，20位，32位可直接尋址內(nèi)存：216(64KB),220(1MB),232(4GB)第3頁，講稿共62頁，2023年5月2日，星期三4、數(shù)據(jù)總線的寬度：

CPU與二級高速緩存、內(nèi)存及I/O接口進行一次數(shù)據(jù)傳送的數(shù)據(jù)位數(shù)5、流水線和并行處理：2.1微處理器概述（1）取指令（2）分析指令（3）取操作數(shù)（4）執(zhí)行指令（5）保存結果第4頁，講稿共62頁，2023年5月2日，星期三三、80x86微處理器1、8080/8085到8086/8088：2.1微處理器概述型號地址總線內(nèi)部數(shù)據(jù)總線外部數(shù)據(jù)總線808620位，尋址空間1MB16位16位808820位，尋址空間1MB16位8位采用流水線技術第5頁，講稿共62頁，2023年5月2日，星期三三、80x86微處理器2、80286/80386/80486：2.1微處理器概述型號地址總線內(nèi)部及外部數(shù)據(jù)總線8028624位（16MB）16位實模式和保護模式(為每個任務提供虛擬1GB內(nèi)存)8038632位（4GB）32位為每個任務提供虛擬64TB（264B）內(nèi)存8048632位（4GB）32位浮點處理部件＋8KB高速緩沖存儲器第6頁，講稿共62頁，2023年5月2日，星期三三、80x86微處理器3、Pentium微處理器：2.1微處理器概述型號地址總線數(shù)據(jù)總線Pentium32位內(nèi)部32位，外部64位超標量結構：兩條整數(shù)指令流水線第7頁，講稿共62頁，2023年5月2日，星期三2.28086/8088微處理器一、8086/8088CPU概述型號地址總線內(nèi)部數(shù)據(jù)總線外部數(shù)據(jù)總線808620位（1MB）16位16位808820位（1MB）16位8位采用流水線技術（1）取指令（2）分析指令（3）取操作數(shù)（4）執(zhí)行指令（5）保存結果EU：分析指令＋執(zhí)行指令BIU：取指令＋取操作數(shù)＋存結果第8頁，講稿共62頁，2023年5月2日，星期三8086CPUAHALBHBLCHCLDHDLSPBPSIDIAXBXCXDX執(zhí)行部件EUALUEU控制電路標志寄存器FR

（指令譯碼和執(zhí)行指令）DB16位AB20位總線接口BIUCSDSESSSIP總線控制電路指令隊列地址總線20位16位（完成總線操作，以及形成20位物理地址）CB2.2.28086CPU內(nèi)部結構第9頁，講稿共62頁，2023年5月2日，星期三EU中執(zhí)行指令的同時，BIU可以取下一條指令，這種結構稱為流水線結構2.2.28086CPU內(nèi)部結構第10頁，講稿共62頁，2023年5月2日，星期三1、16位段地址寄存器

CS、DS、ES、SS；2、16位指令寄存器IP3、20位地址加法器形成20位物理地址4、6字節(jié)指令隊列總線接口BIU：

?CPU內(nèi)部寄存器均為16位，但輸出地址為20位5、總線控制電路2.2.28086CPU內(nèi)部結構第11頁，講稿共62頁，2023年5月2日，星期三1、16位段地址寄存器

CS、DS、ES、SS；2、16位指令寄存器IP3、20位地址加法器形成20位物理地址4、6字節(jié)指令隊列總線接口BIU：

?CPU內(nèi)部寄存器均為16位，但輸出地址為20位2.2.28086CPU內(nèi)部結構第12頁，講稿共62頁，2023年5月2日，星期三物理地址：

CPU輸出的20位地址；邏輯地址：

CPU內(nèi)地址的表示，16位， 分為段地址和偏移地址物理地址=段地址16+偏移地址

例：已知邏輯地址為

2000H：1000H則對應的物理地址為：2000H*16+1000H=20000H+1000H=21000H2.2.28086CPU內(nèi)部結構第13頁，講稿共62頁，2023年5月2日，星期三物理地址=段基地址16+偏移地址

物理地址的形成偏移地址15……….....0段基址000019………...…….0地址加法器物理地址19…….……….....015……….....0段基址2.2.28086CPU內(nèi)部結構第14頁，講稿共62頁，2023年5月2日，星期三2-18088/8086CPU結構內(nèi)存1000H：0000H0001HFFFFH

F000H：0000H0001H

FFFFH段段段0000H：0000H0001HFFFFH每個段的最大容量為64K段地址：偏移地址30H31H32H內(nèi)存00000H00001H00002H00003H00004H00005HFFFFEHFFFFFH物理地址邏輯地址第15頁，講稿共62頁，2023年5月2日，星期三8086CPU的內(nèi)部寄存器ALU標志寄存器FRAHALBHBLCHCLDHDLSPBPSIDIAXBXCXDXCSDSESSSIP總線控制電路指令隊列2.2.38086CPU的內(nèi)部寄存器第16頁，講稿共62頁，2023年5月2日，星期三AHALBHBLCHCLDHDLSPBPSIDI151410AXBXCXDX累加器基址寄存器計數(shù)寄存器數(shù)據(jù)寄存器堆棧指針基址指針源變址寄存器目的變址寄存器數(shù)據(jù)寄存器1、通用寄存器

存放操作數(shù)、操作數(shù)地址及結果。MOVAX，-1

；AX0FFFFHMOVAL，-1；AL0FFH

2.2.38086CPU的內(nèi)部寄存器第17頁，講稿共62頁，2023年5月2日，星期三SP—棧頂單元的偏移地址；BP—棧任意單元的偏移地址；

堆棧：內(nèi)存中暫時存放數(shù)據(jù)的特殊區(qū)域，按照先進后出的原則組織常用于響應中斷或子程序調(diào)用0FFCH0FFDH0FFEH0FFFHSP1000H棧底48H60H12H87HSP棧頂M2.2.38086CPU的內(nèi)部寄存器第18頁，講稿共62頁，2023年5月2日，星期三BX與BP在應用上的區(qū)別DS:BXSS:BP作為通用寄存器，二者均可用于存放數(shù)據(jù)區(qū)別：MOVAL,[BX];MOVAL,[BP];MOVAL,DS:[BX]MOVAL,SS:[BP];2.2.38086CPU的內(nèi)部寄存器第19頁，講稿共62頁，2023年5月2日，星期三2、專用寄存器CSDSESSSIPFR151410代碼段寄存器數(shù)據(jù)段寄存器附加段寄存器堆棧段寄存器指令指針標志寄存器代碼段數(shù)據(jù)段附加段堆棧段內(nèi)存地址段地址1：0000H

段地址2：0000H段地址3：0000H段地址4：0000HCSDSESSS指令指針I(yè)P：存放將要執(zhí)行指令的偏移地址；IPIP+1IP2.2.38086CPU的內(nèi)部寄存器第20頁，講稿共62頁，2023年5月2日，星期三OFDF

IF

TFSFZFAFPFCF15141312111098765432103）標志寄存器FRDF----方向標志位，用于字符串傳送由指令STD（減址）和CLD（增址）控制；IF-----中斷允許標志位由指令STI（允許）和CLI（禁止）控制；TF----單步操作，TF置1，CPU單步執(zhí)行指令；控制標志(DF

IF

TF)：由執(zhí)令直接設置2.2.38086CPU的內(nèi)部寄存器第21頁，講稿共62頁，2023年5月2日，星期三狀態(tài)標志：根據(jù)結果自動設置OFDFIFTFSFZF

AF

PF

CF1514131211109876543210CF-進位標志CF=1有進位CF=0無進位PF-奇偶標志PF=1低8位偶數(shù)個1PF=0低8位奇數(shù)個1AF-半進位標志AF=1低4位有進位AF=0低4位無進位ZF-零標志SF=1結果為負SF=0結果為正SF-符號標志ZF=1結果為0ZF=0結果非0OF-溢出標志OF=1溢出OF=0無溢出2.2.38086CPU的內(nèi)部寄存器第22頁，講稿共62頁，2023年5月2日，星期三OFDFIFTFSFZF

AF

PF

CF1514131211109876543210例：MOVAX,9AE0HADDAX,7080H1001101011100000+0111000010000000

10000101101100000CF=1；PF=1；AF=0；ZF=0；SF=0；OF=0結果：AX=0B60H；2.2.38086CPU的內(nèi)部寄存器第23頁，講稿共62頁，2023年5月2日，星期三一、8086的地址空間2.2.48086的內(nèi)存儲器和I/O端口00000H00001H00002H00003H00004H00005H…FFFFEHFFFFFH物理地址內(nèi)存數(shù)據(jù)類型：字節(jié)、字、雙字對準字：低字節(jié)從偶地址開始非對準字：低字節(jié)從奇地址開始數(shù)據(jù)存放原則：低字節(jié)存在低地址；高字節(jié)存在高地址。第24頁，講稿共62頁，2023年5月2日，星期三二、存儲器的分段內(nèi)存1000：0000H0001HFFFFH

F000：0000H0001H

FFFFH段段段0000：0000H0001HFFFFH段基址：偏移地址2.2.48086的內(nèi)存儲器和I/O端口分段原因：

地址總線20位，內(nèi)部寄存器16位分段原則：

起始地址能被16整除11110000000000000000段基址0000000000000000…1111111111111111偏移地址(段內(nèi)地址)第25頁，講稿共62頁，2023年5月2日，星期三物理地址：

CPU輸出的20位地址；邏輯地址：

CPU內(nèi)地址的表示，16位， 分為段地址和偏移地址物理地址=段地址16+偏移地址

例1：若數(shù)據(jù)段段寄存器DS＝2100H，確定該數(shù)據(jù)區(qū)物理地址的范圍。段首地址：2100H*16+0000H=21000H+0000H=21000H2.2.48086的內(nèi)存儲器和I/O端口三、邏輯地址和物理地址段末地址：2100H*16+FFFFH=21000H+FFFFH=30FFFH第26頁，講稿共62頁，2023年5月2日，星期三1、段寄存器和偏移地址的約定操作類型隱含段地址替換段地址偏移地址EA…指令中提供的偏移地址取指令CS無IP堆棧操作SS無SPBP間址SSDS、ES有效地址EA存取數(shù)據(jù)DSSS、ES有效地址EA源字符串DSSS、ESSI目的字符串ES無DI例：MOVAL，[BX+2]MOVAL，ES：[BX+2]2.2.48086的內(nèi)存儲器和I/O端口第27頁，講稿共62頁，2023年5月2日，星期三段1內(nèi)存單元可屬于不同的段，具有不同的段地址和偏移地址，但具有唯一的物理地址2、段重疊內(nèi)存13100H1300：1000：1300：01001000：3100段2重疊區(qū)2.2.48086的內(nèi)存儲器和I/O端口第28頁，講稿共62頁，2023年5月2日，星期三四、8086的內(nèi)存儲器結構8086奇偶存儲體結構2.2.48086的內(nèi)存儲器和I/O端口第29頁，講稿共62頁，2023年5月2日，星期三1、8086系統(tǒng)中存儲器與總線的連接方式2.2.48086的內(nèi)存儲器和I/O端口奇地址存儲體D7~D0SELA18~A0偶地址存儲體D7~D0SELA18~A0D7~D0D15~D8BHEA0A19~A1地址總線第30頁，講稿共62頁，2023年5月2日，星期三2、8086系統(tǒng)中存儲器的操作2.2.48086的內(nèi)存儲器和I/O端口第31頁，講稿共62頁，2023年5月2日，星期三

每個I/O接口都有一個或幾個I/O端口，由8086地址總線低16位來訪問。五、8086的I/O端口：I/O端口地址空間：

0000H～FFFFH2.2.48086的內(nèi)存儲器和I/O端口第32頁，講稿共62頁，2023年5月2日，星期三CPU復位狀態(tài)：

CS=FFFFH，其它寄存器清0CPU復位后的啟動地址：FFFF0H

中斷矢量地址：

00000H~003FFH共計1K字節(jié)單元。六、8088/8086內(nèi)存的專用區(qū)域：2.2.48086的內(nèi)存儲器和I/O端口第33頁，講稿共62頁，2023年5月2日，星期三[例]：已知CS=1055H，

DS=250AHES=2EF0HSS=8FF0H

畫出各段在內(nèi)存中的分布，標注出段首地址250A0HDS2EF00HES10550HCSSS8FF00H2.2.48086的內(nèi)存儲器和I/O端口第34頁，講稿共62頁，2023年5月2日，星期三總線：

是一組導線和相關的控制、驅(qū)動電路的集合。是計算機系統(tǒng)各部件之間傳輸?shù)刂?、?shù)據(jù)和控制信息的通道2.2.58086/8088CPU的工作模式和引腳信號地址總線（AB）數(shù)據(jù)總線（DB）控制總線（CB）第35頁，講稿共62頁，2023年5月2日，星期三最小模式：引腳MN/MX=＋5V，單處理機方式；最大模式：引腳MN/MX=0，多處理機方式2、部分引腳分時復用1、工作方式：一、特點T1T2T3T4

1個總線周期CLKCPUMN/MXAD7~

AD03、CPU使用4個時鐘周期讀/寫一次內(nèi)存或I/O端口，T1狀態(tài)傳送地址，T2~T4傳送數(shù)據(jù)2.2.58086/8088CPU的工作模式和引腳信號第36頁，講稿共62頁，2023年5月2日，星期三二、最小模式下引腳的功能8086CPUAD15~

AD0（8088AD7~

AD0，A15~

A8）A19/S6~A16/S3BHE/S7ALE+5VGNDCLKMN/MXINTRNMIHOLDHLDADT/RRDWRREADYINTARESETTESTM/IO（8088為SS0）DEN（8088IO/M）2.2.58086/8088CPU的工作模式和引腳信號第37頁，講稿共62頁，2023年5月2日，星期三1、8086CPU地址/數(shù)據(jù)線:AD15～AD0：地址/數(shù)據(jù)信號分時復用。傳送地址信號時為輸出，傳送數(shù)據(jù)信號時為雙向。A19～A16：輸出高位地址信號2、ALE地址鎖存允許，高電平有效

T1狀態(tài)有效，將地址信息鎖存到地址鎖存器3、DEN

數(shù)據(jù)允許信號，三態(tài)輸出，低電平有效

T2~

T4

狀態(tài)有效，用作數(shù)據(jù)收發(fā)器選通信號2.2.58086/8088CPU的工作模式和引腳信號第38頁，講稿共62頁，2023年5月2日，星期三4、DT/R

數(shù)據(jù)發(fā)送/接收控制信號，三態(tài)輸出確定總線收發(fā)器的傳送方向，DT/R

=1，CPU發(fā)送數(shù)據(jù)；DT/R

=0，CPU接收數(shù)據(jù)鎖存器STB緩沖器TOEAD7~

AD0A7~

A0D7~

D0ALEDT/RDEN2.2.58086/8088CPU的工作模式和引腳信號第39頁，講稿共62頁，2023年5月2日，星期三8086CPURDWRM/IO5、讀選通信號6、寫選通信號7、存儲器/IO端口控制RDWRCS接口RDWRCS內(nèi)存CS為片選信號，低電平有效2.2.58086/8088CPU的工作模式和引腳信號第40頁，講稿共62頁，2023年5月2日，星期三[例]：當WR=1，RD=0，M/IO=1時，表示CPU當前正在進行讀存儲器操作MOVAL,[2000H]2.2.58086/8088CPU的工作模式和引腳信號第41頁，講稿共62頁，2023年5月2日，星期三8、INTR

可屏蔽中斷請求，輸入10、NMI

不可屏蔽中斷請求，輸入9、INTA中斷響應信號，輸出中斷服務子程序主程序中斷信號8086CPU+5VGNDINTRNMIHOLDHLDAINTA2.2.58086/8088CPU的工作模式和引腳信號第42頁，講稿共62頁，2023年5月2日，星期三INTR–可屏蔽中斷NMI—不可屏蔽中斷中斷允許觸發(fā)器：IF=1，允許INTR中斷IF=0，禁止INTR中斷IFCPUINTRNMINMI不受IF影響2.2.58086/8088CPU的工作模式和引腳信號第43頁，講稿共62頁，2023年5月2日，星期三11、HOLD

總線請求，高電平有效，輸入12、HLDA

總線響應，高電平有效，輸出內(nèi)存I/OCPUHLDA響應ABDBCBDMAHOLD申請2.2.58086/8088CPU的工作模式和引腳信號第44頁，講稿共62頁，2023年5月2日，星期三一、最小模式和最大模式的區(qū)別

最小模式最大模式

MN/MX接+5VMN/MX接地構成單處理機系統(tǒng)構成多處理機系統(tǒng)系統(tǒng)控制信號由CPU產(chǎn)生系統(tǒng)控制信號由總線控制器產(chǎn)生2.2.68086最大模式和最小模式系統(tǒng)構成第45頁，講稿共62頁，2023年5月2日，星期三二、最小模式下的系統(tǒng)配置8282*3片8286*2片地址總線

A19~

A0數(shù)據(jù)總線D15~

D0鎖存器

STB8284AA19~16

AD15~0ALEDT/RDEN8086CPUCLK時鐘信號發(fā)生器（或74LS373）（或74LS245）外部RESET內(nèi)部RESETT緩沖器

OE2.2.68086最大模式和最小模式系統(tǒng)構成第46頁，講稿共62頁，2023年5月2日，星期三三、最大模式下的系統(tǒng)配置在最小模式下增加8288總線控制器和8289總線裁決器，A19~8AD7~08086CPUS2~S08284A3片2片82828286地址總線數(shù)據(jù)總線控制信號存儲器和

接口芯片82888289多主控者系統(tǒng)總線2.2.68086最大模式和最小模式系統(tǒng)構成第47頁，講稿共62頁，2023年5月2日，星期三四、常見總線接口芯片

1、鎖存器OEDI0DO0DI1DO1DI2 DO2DI3 DO3DI4 DO4DI5 DO5DI6 DO6DI7 DO7STB8282鎖存器由多個D觸發(fā)器構成的暫存器，在控制信號的作用下將數(shù)據(jù)傳送出去OESTBDIDO010、10、100×鎖存1××高阻態(tài)輸出允許OEDCQ

輸入DI輸出DO選通STBEN2.2.68086最大模式和最小模式系統(tǒng)構成第48頁，講稿共62頁，2023年5月2日，星期三TVCCA1B1A2B2A3B3A4B4A5B5A6B6A7B7A8B8OE8286AB2、緩沖器

當OE=“0”時雙向傳輸：

T=“1”，ABT=“0”，B

A

2.2.68086最大模式和最小模式系統(tǒng)構成第49頁，講稿共62頁，2023年5月2日，星期三時序的概念：CPU各引腳信號在時間上的關系總線周期：CPU完成一次訪問內(nèi)存（或接口）操作所需要的時間。8086一個總線周期至少包括4個時鐘周期T2.2.78086CPU的工作時序8086總線周期為4T80386總線周期為2T80486總線周期為1TPentium總線周期為1/2T第50頁，講稿共62頁，2023年5月2日，星期三1、時鐘周期T：每個時鐘脈沖持續(xù)時間。2、總線周期：對存儲器或I/O端口進行一次讀/寫所需的時間；3、指令周期：執(zhí)行一條指令所需的時間，分為若干總線周期；CLK指令周期總線周期T一、時鐘周期、總線周期、指令周期8086CPU時鐘頻率為5MHZ，一個T狀態(tài)為200nSCPUCLK2.2.78086CPU的工作時序第51頁，講稿共62頁，2023年5月2日，星期三系統(tǒng)的復位和啟動；讀操作（最小模式和最大模式）寫操作（最小模式和最大模式）總線保持（最小模式）總線請求允許（最大模式）總線空操作。二、基本時序在總線周期內(nèi)不能完成讀寫則插入等待周期TW。CLK總線周期TT2T3T4Tw2.2.78086CPU的工作時序第52頁，講稿共62頁，2023年5月2日，星期三1、首先了解時序圖中出現(xiàn)的信號的意義2、；2、按照時鐘周期的先后順序，抓住信號的變化過程，依次分析確定各微