存儲器及其組成設(shè)計(jì)

微型計(jì)算機(jī)原理與接口技術(shù)第3章存儲器及其組成設(shè)計(jì)3.1

概述在現(xiàn)代計(jì)算機(jī)中,存儲器處于全機(jī)中心地位存儲器運(yùn)算器控制器輸入輸出復(fù)習(xí)：存儲器各個(gè)概念之間的關(guān)系00…0000…01........XX…XX存儲單元存儲元單元地址存儲體一、計(jì)算機(jī)系統(tǒng)存儲器的主要性能指標(biāo)存儲容量（Memory

Capacity

）存儲器由若干“存儲單元”組成，每一單元存放一個(gè)

“字節(jié)”的信息1字節(jié)（Byte）即為8位二進(jìn)制數(shù)2字節(jié)即為1個(gè)“字”（word）4字節(jié)即為1個(gè)“雙字”（Dword）10000101存取時(shí)間存儲周期可靠性功耗與集成度性能價(jià)格比存取寬度（Memory

Access

Time）（Memory

Cycle

Time）（Reliability）（Power

Loss

and

Integration

Level）（Cost

Performance）（Access

Width）二、存儲器分類：按存儲介質(zhì)分半導(dǎo)體存儲器：用半導(dǎo)體器件組成的存儲器磁表面存儲器：用磁性材料做成的存儲器按存儲方式分隨機(jī)存儲器：任何存儲單元的內(nèi)容都能被隨機(jī)存取，且存取時(shí)間與存儲單元的物理位置無關(guān)順序存儲器：只能按某種順序來存取，存取時(shí)間與存儲單元的物理位置有關(guān)按存儲器的讀寫功能分只讀存儲器（ROM）：存儲的內(nèi)容是固定不變的，只能讀出而不能寫入的半導(dǎo)體存儲器。隨機(jī)讀寫存儲器（RAM）：既能讀出又能寫入的半導(dǎo)體存儲器4.

按信息的可保存性分非永久記憶的存儲器：斷電后信息即消失的存儲器永久記憶性存儲器：斷電后仍能保存信息的存儲器按在計(jì)算機(jī)系統(tǒng)中的作用分可分為：主存儲器、輔助存儲器、高速緩沖存儲器、控制存儲器等半導(dǎo)體存儲器半導(dǎo)體存儲器只讀存儲

器（ROM）隨機(jī)讀寫存儲器（RAM）掩膜ROM可編程ROM（PROM）擦除ROM（EPPROM）可電擦除ROM（E2PROM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）1.

RAM：隨機(jī)存儲器，是“內(nèi)存”的重要組成部分，CPU執(zhí)行指令可對其進(jìn)行“讀”、“寫”操作靜態(tài)RAM：集成度低，信息穩(wěn)定，讀寫速度快動(dòng)態(tài)RAM：集成度高，容量大，缺點(diǎn)是信息存儲不穩(wěn)定，只能保持幾個(gè)毫秒，為此要不斷進(jìn)行“信息再生”，即進(jìn)行“刷新”操作內(nèi)存條：由于動(dòng)態(tài)RAM集成度高，價(jià)格較便宜，在微機(jī)系統(tǒng)中使用的動(dòng)態(tài)RAM組裝在一個(gè)條狀的印刷板上。系統(tǒng)配有動(dòng)態(tài)RAM刷新控制電路，不斷對所存信息進(jìn)行“再生”2.

ROM：只讀存儲器，所存信息只能讀出，不能寫入只讀存儲器定義優(yōu)點(diǎn)缺點(diǎn)掩膜式（ROM）數(shù)據(jù)在芯片制造過程中就確定可靠性和集成度高，價(jià)格便宜不能重寫一次編程（PROM）用戶可自行改變產(chǎn)品中某些存儲元可以根據(jù)用戶需要編程只能一次性改寫多次編程（EPROM、E2PROM）可以用紫外光照射或電擦除原來的數(shù)據(jù)，然后再重新寫入新的數(shù)據(jù)可以多次改寫ROM中的內(nèi)容閃速存儲器Flash

MemoryROM/EPROM在微機(jī)系統(tǒng)中的應(yīng)用存放“基本輸入/輸出系統(tǒng)程序”（簡稱BIOS）BIOS是計(jì)算機(jī)最底層的系統(tǒng)管理程序，操作系統(tǒng)和用戶程序均可調(diào)用4.高速緩沖存儲器CacheCache位于CPU與主存儲器之間，由高速靜態(tài)RAM組成。容量較小，為提高整機(jī)的運(yùn)行速度而設(shè)置，應(yīng)用程序不能訪問Cache，CPU內(nèi)部也有Cache5.閃速存儲器（FlashMemory）什么是閃速存儲器？閃速存儲器是一種高密度、非易失性的讀/寫半導(dǎo)體存儲器，它突破了傳統(tǒng)的存儲器體系，改善了現(xiàn)有存儲器的特性特點(diǎn)：①

固有的非易失性②

廉價(jià)的高密度③

可直接執(zhí)行④

固態(tài)性能閃速存儲器的工作原理 電擦除和重新編程能力閃速存儲器是在EPROM功能基礎(chǔ)上增加了電路的電擦除和重新編程能力。28F256A引入一個(gè)指令寄存器來實(shí)現(xiàn)這種功能。其作用是：①

保證TTL電平的控制信號輸入②

在擦除和編程過程中穩(wěn)定供電③

最大限度的與EPROM兼容6.高速存儲器由于CPU和主存儲器在速度上不匹配，限制了高速計(jì)算為了使CPU不至因?yàn)榈却鎯ζ髯x寫操作的完成而無事可做，可采取一些加速CPU和存儲器間有效傳輸?shù)奶厥獯胧?/p>

芯片技術(shù)研究開發(fā)高性能芯片技術(shù)，如：DRAMfi

FPMDfi

EDOfi

EDRAMfi

CDRAMfi

SDRAMfi

RambusDRAM②

結(jié)構(gòu)技術(shù)采用并行操作方式采用并行主存儲器,提高讀出并行性--雙端口存儲器--多模塊交叉存儲器主存儲器采用更高速的技術(shù)來縮短存儲器的讀出時(shí)間--相聯(lián)存儲器三、存儲器（芯片）結(jié)構(gòu)與存儲原理存儲體一個(gè)基本存儲電路只能存儲一個(gè)二進(jìn)制位將基本的存儲電路有規(guī)則地組織起來，就是存儲體存儲體又有不同的組織形式：16K*1（DRAM）1K*4

（SRAM）2K*8

（SRAM）將各個(gè)字的同一位組織在一個(gè)芯片中，如：8118將各個(gè)字的4位組織在一個(gè)芯片中，如：2114將各個(gè)字的8位組織在一個(gè)芯片中，如：61162.外圍電路為區(qū)別不同存儲單元，給他們各起一個(gè)號（地址），以地址號來選擇不同存儲單元。于是電路中要有地址譯碼器、I/O電路、片選控制端CS、輸出緩沖器等外圍電路故：存儲器（芯片）

= 存儲體+

外圍電路3.存儲原理小

園 點(diǎn)：存儲空間，每一個(gè)都有一個(gè)唯一的地址線同它相連（bit)地址譯碼器：接收到地址總線送來的地址數(shù)據(jù)之后，它會根據(jù)這個(gè)數(shù)據(jù)定位CPU想要調(diào)用的數(shù)據(jù)所在的位置，然后數(shù)據(jù)總線就會把其中的數(shù)據(jù)傳送到CPU關(guān)鍵詞：行,線,矩陣4.

地址譯碼單譯碼方式——適用于小容量存儲器中，只有一個(gè)譯碼器雙譯碼方式——地址譯碼器分成兩個(gè)，可減少選擇線的數(shù)目例：1024

*

1的存儲器5.驅(qū)動(dòng)器雙譯碼結(jié)構(gòu)中，在譯碼器輸出后加驅(qū)動(dòng)器，驅(qū)動(dòng)掛在各條X方向選擇線上的所有存儲元電路I/O電路處于數(shù)據(jù)總線和被選用的單元之間，控制被選中的單元讀出或?qū)懭耄糯笮畔⑵x在地址選擇時(shí)，首先要選片,只有當(dāng)片選信號有效時(shí)，此片所連的地址線才有效輸出驅(qū)動(dòng)電路為擴(kuò)展存儲器容量，常需將幾個(gè)芯片的數(shù)據(jù)線并聯(lián)使用存儲器的讀出或?qū)懭霐?shù)據(jù)放在雙向的數(shù)據(jù)總線上，用到三態(tài)輸出緩沖器9.一個(gè)實(shí)際的靜態(tài)RAM例子：Intel

2114存儲器芯片1024*4的存儲器：①

4096個(gè)基本存儲元，排成64*64的矩陣，需10根地址線尋址②

X譯碼器輸出64根選擇線，分別選擇1~64行③

Y譯碼器輸出16根選擇線，分別選擇1~16列控制各列的位線控制門寫允許片選四、存儲器的讀寫操作：系統(tǒng)為每一單元編排一個(gè)地址，地址碼為二進(jìn)制數(shù)，習(xí)慣上寫成16進(jìn)制存儲器容量由地址線“寬度”決定：1M容量的存儲器地址范圍：00000H～FFFFFH由20根地址線提供地址碼。

16M容量的存儲器地址范圍：000000H～FFFFFFH由24根地址線提供地址碼

4G容量的存儲器地址范圍：0000,0000H～FFFF,FFFFH由32根地址線提供地址碼2.存儲器讀寫示意:例：容量8KB（213B）的存儲器地址范圍：0000H～1FFFH，由13根地址線提供地址數(shù)據(jù)線D0-D8A12A11A00000H0001H1FFFH地址譯碼器讀寫控制電路存儲體存儲器讀寫命令地址線讀存儲器過程CPU通過地址線發(fā)出地址；由地址譯碼器對地址進(jìn)行翻譯,選中某一存儲單元；CPU發(fā)出存儲器讀命令,某一存儲單元的內(nèi)容送往CPU數(shù)據(jù)線。存儲器CPU地址線A01FFFH地址譯碼器讀寫控制電路CPU控制線數(shù)據(jù)線CPU數(shù)據(jù)線A12A110000H0001H89H存儲器讀命令10010001101001234H89H寫存儲器過程CPU地址線A01FFFH地址譯碼器讀寫控制電路CPU控制線數(shù)據(jù)線CPU數(shù)據(jù)線A12A110000H0001HCPU通過地址線發(fā)出地址，并把數(shù)據(jù)放到數(shù)據(jù)線上；110100011010136H存儲器存儲器寫命令由地址譯碼電路對地址線進(jìn)行“翻譯”,“選中”某一單元；1A35H89HCPU發(fā)出存儲器寫命令；把數(shù)據(jù)線信息送入選中的存儲單元。36H3.2

微型計(jì)算機(jī)系統(tǒng)中的存儲器組織現(xiàn)代計(jì)算機(jī)中的存儲器處于全機(jī)中心地位對存儲器的要求是：容量大，速度快，成本低為解決三者之間的矛盾，目前通常采用多級存儲器體系結(jié)構(gòu)，即使用高速緩沖存儲器、主存儲器和外存儲器寄存器Cache主存儲器輔助存儲器存儲器的用途和特點(diǎn)名

稱簡稱用

途特

點(diǎn)高速緩沖存儲器Cache高速存取指令和數(shù)據(jù)存取速度快，但存儲容量小主存儲器主存存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)存取速度較快，存儲容量不大外存儲器外存存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫存儲容量大，位成本低，速度慢存儲器的基本組織與CPU的連接主要是地址線、控制線、數(shù)據(jù)線的連接。多個(gè)芯片連接設(shè)計(jì)的存儲器容量與實(shí)際提供的存儲器多有不符。實(shí)際使用時(shí)，需進(jìn)行字和位擴(kuò)展(多個(gè)芯片連接），組成所需要的實(shí)際的存儲器總?cè)萘靠偲瑪?shù)=每片容量例如：存儲器容量為8K×8，若選用2114芯片(1K

×4)，則需要：1K

·

48K

·8

=8

·

2

=16片位擴(kuò)展法A0A12D0D7只加大字長，而存儲器的字?jǐn)?shù)與存儲器芯片字?jǐn)?shù)一致,對片子沒有選片要求用8k*1的片子組成8k*8的存儲器需8

個(gè)芯片地址線——需

13

根 數(shù)據(jù)線——

8

根控制線——

WR接存儲器的WE字?jǐn)U展法用16K·8位的芯片組成64K·8位的存儲器需4個(gè)芯片地址線——

共需16根 片內(nèi)：(214

=

16384)

14根，選片：2根數(shù)據(jù)線——

8根 控制線

——

WE2:416K·816K·816K·816K·8地址片號選片A15

A14片內(nèi)A13

A12

……..A1

A0總地址說明1000000,0000,0000,000011,1111,1111,111100003FFF最低地址最高地址2010100,0000,0000,000011,1111,1111,111140007FFF最低地址最高地址3101000,0000,0000,000011,1111,1111,11118000BFFF最低地址最高地址4111100,0000,0000,000011,1111,1111,1111C000FFFF最低地址最高地址地址空間分配表字位同時(shí)擴(kuò)展法用1k

·

4

的存儲器芯片

2114

組成

2k

·

8的存儲器CPU例：有若干片1K×8位的SRAM芯片，采用字?jǐn)U展方法構(gòu)成4KB存儲器，問：需要多少片RAM芯片？該存儲器需要多少地址位？畫出該存儲器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號有地址信號、數(shù)據(jù)信號、控制信號MREQ和R/W#。給出地址譯碼器的邏輯表達(dá)式。ramsel0

=

A11

*

A10

*MREQramsel1

=

A11

*A10*MREQramsel2=

A11*A10

*MREQramsel3=

A11*A10*MREQ解：(1)

需要4K/1K=4片SRAM芯片；存儲器容量4KB，需要12條地址線譯碼器的輸出信號邏輯表達(dá)式為：ramsel3A11~A102-4

譯碼ramsel1

ramsel2A9

~A0OEramsel0MREQA11~A0R/W#CPUD7~D0D7~D0D7~D0D7~D0D7

~D0WE*

A

CE1K×

8DWE*

A

CE1K×

8DWE*

A

CE1K×

8D