數(shù)字邏輯設(shè)計(jì)2課件

1計(jì)數(shù)器的級(jí)聯(lián)CLOCKRESET_LLOAD_LCNTEND0D1D2D3Q4Q5Q6Q774x16374x163并行級(jí)聯(lián)方式2思考：利用低位的進(jìn)位控制高位的時(shí)鐘行不行？3思考：利用低位的進(jìn)位控制高位的時(shí)鐘行不行？計(jì)數(shù)輸出順序有錯(cuò)，但模未改變?nèi)绾巫層?jì)數(shù)輸出順序正確？4串行級(jí)聯(lián)方式5模m計(jì)數(shù)器（m>2n）先進(jìn)行級(jí)聯(lián)，再整體置零或預(yù)置數(shù)例：用74x163構(gòu)造模193計(jì)數(shù)器兩片163級(jí)聯(lián)得8位二進(jìn)制計(jì)數(shù)器（0～255）

——采用整體清零法，0～1926模m計(jì)數(shù)器（m>2n）先進(jìn)行級(jí)聯(lián)，再整體置零或預(yù)置數(shù)例：用74x163構(gòu)造模193計(jì)數(shù)器兩片163級(jí)聯(lián)得8位二進(jìn)制計(jì)數(shù)器（0～255）

——采用整體清零法，0～192若m可以分解：m=m1m2分別實(shí)現(xiàn)m1和m2，再級(jí)聯(lián)——采用整體預(yù)置數(shù)法，63～255256－193＝637ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA如何控制地址端自動(dòng)輪流選擇輸出Y0～Y7——計(jì)數(shù)器的應(yīng)用8DecodingBinary-CounterState若在一次狀態(tài)轉(zhuǎn)移中有2位或多位計(jì)數(shù)位同時(shí)變化，譯碼器輸出端可能會(huì)產(chǎn)生“尖峰脈沖”

——

功能性冒險(xiǎn)01234567012Functionhazard9CLK

8位寄存器改進(jìn)：消除“毛刺”10計(jì)數(shù)器的應(yīng)用序列信號(hào)發(fā)生器

例：在時(shí)鐘作用下周期產(chǎn)生序列10101011，10101011，…S0/1S1/0S2/1S3/0S4/1S5/0S6/1S7/1MOORE機(jī)8個(gè)狀態(tài)計(jì)數(shù)器+組合電路11計(jì)數(shù)器的應(yīng)用序列信號(hào)發(fā)生器

例：在時(shí)鐘作用下周期產(chǎn)生序列10101011，10101011，…計(jì)數(shù)器+組合電路12計(jì)數(shù)器的應(yīng)用例：紅綠燈信號(hào)發(fā)生器，輸入時(shí)鐘信號(hào)T=5s，要求周期產(chǎn)生綠燈30s，黃燈5s，紅燈25s。需要多少個(gè)狀態(tài)？例：流水燈的設(shè)計(jì)任務(wù)：設(shè)計(jì)一個(gè)可以循環(huán)移動(dòng)的流水燈，燈總數(shù)為8盞，具體要求如下：1、5亮，其余滅，右移三次后全滅4、8亮，其余滅，左移三次后全滅4、5亮，其余滅，各向兩邊移三次后全滅1、8亮，其余滅，各向中間移三次后全滅計(jì)數(shù)器的應(yīng)用效果圖計(jì)數(shù)器的應(yīng)用任務(wù)分析所要求的彩燈電路在某電路板上完成，該電路板能夠提供48MHz標(biāo)準(zhǔn)時(shí)鐘信號(hào)，附帶有8個(gè)共陽(yáng)的LED管可作為彩燈使用。因此要實(shí)現(xiàn)的電路的框圖如圖所示。設(shè)計(jì)思路根據(jù)要求，LED彩燈的花色變化為20步，這20步的變化是按順序進(jìn)行，周而復(fù)始的，因此，可以用一個(gè)具有20個(gè)狀態(tài)的狀態(tài)機(jī)實(shí)現(xiàn)，這20個(gè)狀態(tài)構(gòu)成一個(gè)單環(huán)，如圖所示。設(shè)計(jì)思路可以利用計(jì)數(shù)器產(chǎn)生這20個(gè)狀態(tài)編碼，用譯碼電路將對(duì)應(yīng)的編碼變?yōu)閷?duì)應(yīng)的LED顯示碼。電路框圖如圖所示188.2LatchedandFlip-FlopsSSIlatchesandflip-flops1Q1Q2Q2Q3Q3Q4Q4Q1,2C1D2D3,4C3D4D74x375DlatchPRDQCLKQCLR74x74PRJQCLKK

QCLR74x109PRJQCLKK

QCLR74x11219開(kāi)關(guān)消抖+5VSW_LDSW開(kāi)關(guān)閉合SW_LDSW開(kāi)關(guān)打開(kāi)閉合第1次接觸觸點(diǎn)抖動(dòng)SW_LDSW理想情況20SW_LSW0011SW_LSW0011開(kāi)關(guān)閉合0011SW_LSW0011SW_LSW110021SW_LSWDSW開(kāi)關(guān)閉合QQLSQRQ+5V22總線保持電路ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA23DQCQDQCQDQCQDQCQDIN[3:0]WRDOUT[3:0]RDMultibitRegistersandLatches鎖存器的應(yīng)用——多位鎖存器寄存器（register）共用同一時(shí)鐘的多個(gè)D觸發(fā)器組合在一起通常用來(lái)存儲(chǔ)一組相關(guān)的二進(jìn)制數(shù)。244-bitregister74x1756-bitregister74x1741D2D3D4DCLKCLR_L258-bitregister74x374（三態(tài)輸出）OEOutputenable2674x377（使能）74x273（異步清零）CLK74x374（輸出使能）2774x377（使能）ENEN’二選一多路復(fù)用結(jié)構(gòu)28寄存器（register）和鎖存器（latch）有什么區(qū)別？寄存器：邊沿觸發(fā)特性鎖存器：C有效期間輸出跟隨輸入變化74x374輸出使能8位寄存器74x373輸出使能8位鎖存器294位寄存器74x1751D2D3D4DCLKCLR_L30318.5shiftregister（移位寄存器）串行輸入serialinputSERINSEROUT串行輸出serialoutputSerial-in,serial-outshiftregister可以使一個(gè)信號(hào)延遲n個(gè)時(shí)鐘周期之后再輸出32串入serial-inSERIN1Q2QNQ并出parallel-out可以用來(lái)完成串－并轉(zhuǎn)換serial-to-parallelconversionStructureofaserial-in,parallel-outshiftregister33多路復(fù)用結(jié)構(gòu)LOAD/SHIFTSERINSEROUTStructureofaparallel-in,serial-outshiftregister34LOAD/SHIFTSERIN1Q2QNQStructureofaparallel-in,parallel-outshiftregister35MSI

shiftregistersCLKCLRSERASERB74x164QAQBQCQDQEQFQGQHCLKCLKINHSH/LDCLRSERABCDEFGH

QH74x166SERA·SERB抑制時(shí)鐘364-bituniversalshiftregister74x194CLKCLRS1S0LIND

QDCQCBQBAQARIN74x194S1S0功能00保持01右移10左移11載入左移輸入右移輸入3700S1S0保持S1’S0’S1S010左移01右移11載入Qi*=S1’·S0’·Qi+S1’·S0·Qi-1+S1·S0’·Qi+1+S1·S0·INi4-bituniversalshiftregister74x19438CLKCLRS1S0LIND

QDCQCBQBA