組合邏輯電路的設(shè)計與實驗

實驗1組合邏輯電路的設(shè)計與測試一、 實驗?zāi)康恼莆战M合邏輯電路的設(shè)計與測試方法二、 實驗原理使用中、小規(guī)模集成電路來設(shè)計組合電路是最常見的邏輯電路。設(shè)計組合電路的一般步驟如圖5-5-1所示。圖5-5-1組合邏輯電路設(shè)計流程圖根據(jù)設(shè)計任務(wù)的要求建立輸入、輸出變量，并列出真值表。然后用邏輯代數(shù)或卡諾圖化簡法求出簡化的邏輯表達(dá)式。并按實際選用邏輯門的類型修改邏輯表達(dá)式。根據(jù)簡化后的邏輯表達(dá)式，畫出邏輯圖，用標(biāo)準(zhǔn)器件構(gòu)成邏輯電路。最后，用實驗來驗證設(shè)計的正確性。三 、實驗設(shè)備與器件1、+5V直流電源 2、邏輯電平開關(guān)3、邏輯電平顯示器 4、直流數(shù)字電壓表5、CC4011X2(74LS00) CC4070四、實驗內(nèi)容1、用與非門設(shè)計半加器電路、用與非門和異或門設(shè)計半加器電路。半加器和全加器是算術(shù)運(yùn)算電路中的基本單元，它們是完成一位二進(jìn)制數(shù)相加的一種組合邏輯電路。我們可以列出兩個一位二進(jìn)制加法運(yùn)算的真值表：被加數(shù)A加數(shù)B和數(shù)S進(jìn)位數(shù)C0000

011010101101從真值表可以看出，這種加法運(yùn)算只考慮了兩個加數(shù)本身，而沒有考慮由低位來的進(jìn)位，所以稱為半加。半加器就是實現(xiàn)半加邏輯關(guān)系的電路。1用與非門設(shè)計半加器由圖5-5-2連接電路，測試結(jié)果記入表5-5-1，結(jié)果與半加器真值表一致。輸入 輸出ABSCO0000011010101101表5-5-12用與非門和異或門設(shè)計半加器由圖5-5-3連接電路，測試結(jié)果記入表5-5-2，結(jié)果與半加器真值表一致。輸入 輸出

ABS圖5-5-3ABSABS圖5-5-3ABSCO00000110CO101011013用與非門和異或門設(shè)計全加器電路全加器能進(jìn)行加數(shù)，被加數(shù)和低位來的進(jìn)位信號相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號。根據(jù)全加器的功能，可列出它的真值表A,.B,C i-1 S,C,0000000110010100110110010101011100111111_rAB-. C? S- 其中勺和'分別是被加數(shù)及加數(shù)， T為相鄰低位來的進(jìn)位數(shù)，'為本位和數(shù)（稱為C-全加和）以及'為向相鄰高位的進(jìn)位數(shù)。為了求出'和5的邏輯表達(dá)式，首先分別畫出"和，的卡諾圖。由此設(shè)計電路得:由圖5-5-4連接電路，測試結(jié)果記入表5-5-3,結(jié)果與全加器真值表一致。圖5-5-4CIA圖5-5-4CIABSCO0000000110010100110110010101011100111111輸入 輸出表5-5-3五、實驗心得根據(jù)實際問題進(jìn)行邏輯抽象，只有更好地掌握半加器全加器