面向5G無線通信技術(shù)的Massive MIMO原型驗證系統(tǒng)

面向5G無線通信技術(shù)的MassiveMIMO原型驗證系統(tǒng)東南大學(xué)陽析金石，南京郵電大學(xué)呂文俊，

美國國家儀器（NI）田礫潘晶本文刊登于《微波射頻技術(shù)》雜志2015無線射頻?？噪S著物聯(lián)網(wǎng)的興起和移動互聯(lián)網(wǎng)業(yè)務(wù)種類的日漸豐富，人們對蜂窩移動通信數(shù)據(jù)傳輸速率以及服務(wù)質(zhì)量提出了更高的要求。由于能夠充分挖掘空間維的自由度，在提高頻譜效率的同時獲得較好的功率利用率，大規(guī)模MIMO系統(tǒng)引起了國內(nèi)外的廣泛關(guān)注，并成為第五代(5G)無線通信系統(tǒng)最有潛力的無線傳輸技術(shù)之一。大規(guī)模MIMO系統(tǒng)由于在基站側(cè)引入大規(guī)模天線陣列，在帶來性能增益的同時也帶來了前所未有的挑戰(zhàn)：1）靈活的軟件無線電，可用于接收和發(fā)送射頻信號；2）射頻設(shè)備之間精確的時間和頻率同步；3）具有高數(shù)據(jù)吞吐量的總線，用以傳輸和匯集海量的數(shù)據(jù)；4）高性能的處理能力，用以滿足物理層和介質(zhì)訪問控制（MAC）執(zhí)行時所需的實時性能需求。東南大學(xué)的金石教授團(tuán)隊，南京郵電大學(xué)朱洪波教授團(tuán)隊與NI一起合作，使用NI大規(guī)模MIMO的應(yīng)用程序框架，采用一流的LabVIEW圖形化系統(tǒng)設(shè)計軟件和頂尖的NIUSRPTMRIO軟件無線電硬件，成功開發(fā)出了中國第一套16*2

MiniMassiveMIMO原型驗證系統(tǒng)，并進(jìn)而實現(xiàn)了64*2的MassiveMIMO原型驗證系統(tǒng)進(jìn)行高清（HD）視頻流的流暢傳輸（見圖1及圖2）。圖1、東南大學(xué)—基于USRPTMRIO的大規(guī)模MIMO原型驗證系統(tǒng)圖2、東南大學(xué)—基于USRPTMRIO的大規(guī)模MIMO原型驗證系統(tǒng)配置面板1、NI大規(guī)模MIMO應(yīng)用程序框架NI大規(guī)模MIMO應(yīng)用程序框架，包含了搭建世界上最通用的、靈活的、可擴(kuò)展的大規(guī)模MIMO原型驗證系統(tǒng)所需的硬件和軟件，該測試臺支持實時處理以及在研發(fā)團(tuán)隊所感興趣的頻段和帶寬上進(jìn)行雙向通信，使用NI軟件無線電和LabVIEW系統(tǒng)設(shè)計平臺軟件。這種MIMO系統(tǒng)的模塊化特性促使系統(tǒng)從僅有幾個節(jié)點發(fā)展到128天線的大規(guī)模MIMO系統(tǒng)。并且隨著無線研究的演進(jìn)，基于硬件的靈活性，它也可以被重新部署到其他配置的應(yīng)用中，比如點對點網(wǎng)絡(luò)中的分布試節(jié)點，或多小區(qū)蜂窩網(wǎng)絡(luò)等。圖3給出了一個最多可支持128根天線的大規(guī)模MIMO原型驗證系統(tǒng)的示意框圖。圖3、基于PXI和USRPTMRIO的可擴(kuò)展大規(guī)模MIMO系統(tǒng)框圖[1]從圖中可以看出，整個系統(tǒng)的框架由PXIe-1085機(jī)箱搭建而成，采用層次化設(shè)計，數(shù)據(jù)由USRP-RIO采集后經(jīng)PXIe-8262接口匯聚到各個子PXIe-1085機(jī)箱，每個子PXIe-1085機(jī)箱最多可連接16個USRP-RIO即構(gòu)成32×32的MIMO，各個子PXIe-1085機(jī)箱再通過PXIe-8384和PXIe-8381匯聚到主PXIe-1085機(jī)箱，主PXIe-1085機(jī)箱上除配置PXIe-8135高性能嵌入式控制器外，還搭載了PXIe-7976的FPGA協(xié)處理器以用于提高數(shù)據(jù)的處理能力。定時和同步對于任何一個需要部署大量無線電設(shè)備的系統(tǒng)來說都是至關(guān)重要的，對于大規(guī)模MIMO系統(tǒng)來說也是如此，圖4展示了NI基于PXI和USRPRIO的可擴(kuò)展大規(guī)模MIMO系統(tǒng)的時鐘連接框圖。圖中所用到的OctoClock模塊為時鐘模塊，該模塊既可使用內(nèi)部集成的GPS鎖定晶體振蕩器（GPSDO）作為時鐘源，也可采用外部的10MHz參考時鐘和每秒脈沖數(shù)（PPS）信號作為時鐘源和觸發(fā)信號源。輸入的時鐘信號和觸發(fā)信號可分別經(jīng)由OctoClock模塊放大和分發(fā)為8路信號，從而可同時提供給8個OctoClock模塊或8臺USRP設(shè)備在時鐘和觸發(fā)信號上的同步。圖4、系統(tǒng)時鐘連接圖[1]基于NI平臺的可擴(kuò)展大規(guī)模MIMO系統(tǒng)的系統(tǒng)級同步原理可大致總結(jié)如下，PXIe-6674T定時和同步模塊具有一個恒溫晶體振蕩器（OCXO），位于主機(jī)箱的第10槽，可生成一個非常穩(wěn)定且精確的10MHz參考時鐘（50ppb的精確度）和提供一個數(shù)字觸發(fā)信號給OctoClock-G時鐘分配模塊以用于時鐘和觸發(fā)信號的分發(fā)。之后，OctoClock-G放大并分發(fā)這一10MHz參考時鐘信號（MCLK）和觸發(fā)信號（MTrig）至8個OctoClock模塊，接著每個OctoClock模塊再以一對八的比例提供給USRPRIO設(shè)備，從而確保64個USRPRIO設(shè)備的所有天線共享10MHz的參考時鐘和主觸發(fā)信號。這樣通過PXIe-6674T定時和同步模塊和OctoClock時鐘分配模塊整個系統(tǒng)中的所有PXI機(jī)箱和無線電設(shè)備都共享一個通用10MHz參考時鐘和一個數(shù)字觸發(fā)信號，從而確保了整個系統(tǒng)的系統(tǒng)級同步，各個無線電設(shè)備可同步進(jìn)行數(shù)據(jù)采集和生成。2、MiniMassiveMIMO原型驗證系統(tǒng)實例東南大學(xué)的金石教授團(tuán)隊、南京郵電大學(xué)朱洪波教授團(tuán)隊與NI一起合作，快速并成功搭建完成了16*2

MiniMassiveMIMO原型驗證系統(tǒng)。本節(jié)將從三個方面進(jìn)行詳細(xì)介紹，包括系統(tǒng)的整體架構(gòu)、系統(tǒng)時鐘和觸發(fā)信號的產(chǎn)生及分配、上下行鏈路的數(shù)據(jù)處理流程。A、系統(tǒng)的整體架構(gòu)1）、硬件部分MiniMassiveMIMO原型驗證平臺的系統(tǒng)框圖如圖5所示。圖5、MiniMassiveMIMO原型驗證系統(tǒng)框圖系統(tǒng)主要由NIPXI機(jī)箱和軟件無線電節(jié)點USRPTMRIO組成。其中，USRPTMRIO實際使用為NI2953R，其內(nèi)部包含一個可編程（XilinxKintex-7）FPGA和兩個40MHz帶寬的RF收發(fā)器，中心頻點可配置在1.2-6GHz的頻段范圍內(nèi)，最大的信號發(fā)射功率為15dBm，表1給出了NI2953R的詳細(xì)硬件參數(shù)。表1、NI2953R的詳細(xì)硬件參數(shù)系統(tǒng)參數(shù)值中心頻率1.2–6.0GHzRF帶寬40MHz每個設(shè)備的RF通道數(shù)2ADC采樣率120MS/sADC分辨率14bitDAC采樣率400MS/sDAC分辨率16bit板載FPGAXilinxKintex-7XC7K410T數(shù)字后端接口PCI-ExpressGen1x4

圖中，高性能嵌入式控制器PXIe-8135插于PXIe-1085機(jī)箱的第1個插槽，定時和多機(jī)箱同步模塊PXIe-6674T插于第10槽，8個NI2953R分別通過PXIe-8374或PXIe-8262接口板卡連接到PXIe-1085機(jī)箱的其它8個插槽，從而每個NI2953R能夠以最大800MB/s的速率將數(shù)據(jù)匯集到PXI機(jī)箱并通過機(jī)箱背板進(jìn)行板間數(shù)據(jù)交換以實現(xiàn)軟件無線電節(jié)點間、軟件無線電節(jié)點與PXIe-8135控制器間的數(shù)據(jù)傳遞。由于所搭建的MiniMassiveMIMO原型驗證系統(tǒng)是TDD系統(tǒng)，且采用簡化的LTE無線幀格式和使用OFDM無線傳輸技術(shù)，考慮到系統(tǒng)的可擴(kuò)展性和系統(tǒng)未來帶寬的增加（如引入載波聚合等先進(jìn)技術(shù)），同時為滿足系統(tǒng)速率要求和有限資源限制，MiniMassiveMIMO在設(shè)計時考慮將整個系統(tǒng)劃分為多個子系統(tǒng)（并保留相關(guān)數(shù)據(jù)接口），每個子系統(tǒng)由8個NI2953R和其對應(yīng)的1個PXIe-1085機(jī)箱組成，負(fù)責(zé)處理分配給當(dāng)前子系統(tǒng)的固定帶寬的數(shù)據(jù)，因而圖3所示的MiniMassiveMIMO系統(tǒng)框圖實際僅為一個子系統(tǒng)的系統(tǒng)框圖，需要注意的是，除了所處理的數(shù)據(jù)所在頻帶不同外，各個子系統(tǒng)的結(jié)構(gòu)與各部分功能均完全一致。此文主要針對當(dāng)前子系統(tǒng)（即16*2MiniMassiveMIMO系統(tǒng)）進(jìn)行介紹。根據(jù)實現(xiàn)功能的不同，16*2的MiniMassiveMIMO系統(tǒng)中的8個NI2953R被劃分為不同的功能模塊，如圖4所示，它們分別是天線合并模塊、帶寬拆分模塊、信道估計模塊、MIMO檢測模塊、射頻通道校準(zhǔn)模塊、MIMO預(yù)編碼模塊、帶寬合并模塊和天線拆分模塊。其中，天線合并模塊和天線拆分模塊分別負(fù)責(zé)匯聚來自各個天線的數(shù)據(jù)和將數(shù)據(jù)分發(fā)至各個物理天線，帶寬拆分模塊負(fù)責(zé)將該子系統(tǒng)中整帶寬的數(shù)據(jù)劃分成不同子帶并分配至其它子系統(tǒng)，帶寬合并模塊負(fù)責(zé)匯聚其它子系統(tǒng)傳輸過來的子帶的數(shù)據(jù)，MIMO檢測模塊和MIMO預(yù)編碼模塊則是分別負(fù)責(zé)對該子系統(tǒng)所負(fù)責(zé)的子帶數(shù)據(jù)進(jìn)行檢測譯碼和預(yù)編碼。圖6、系統(tǒng)功能模塊劃分對于上行鏈路，接收到的數(shù)據(jù)首先會匯聚到天線合并模塊，然后由天線合并模塊傳遞給帶寬拆分模塊進(jìn)行數(shù)據(jù)的按帶寬劃分以分配給不同的子系統(tǒng)，各子系統(tǒng)的信道估計模塊接收到來自帶寬拆分模塊的數(shù)據(jù)后進(jìn)行信道估計，并將估計出的信道信息傳遞給MIMO檢測模塊以用于用戶數(shù)據(jù)的檢測；同樣的對于下行鏈路，要發(fā)送的數(shù)據(jù)首先由控制器傳送給MIMO預(yù)編碼模塊，MIMO預(yù)編碼模塊根據(jù)信道估計模塊和射頻通道校準(zhǔn)模塊的信息對數(shù)據(jù)進(jìn)行預(yù)編碼后將已預(yù)編碼的數(shù)據(jù)傳遞給帶寬合并模塊，以合并其它子系統(tǒng)所處理的帶寬的數(shù)據(jù)從而形成整帶寬數(shù)據(jù)，最后整帶寬的數(shù)據(jù)將會被傳送給天線拆分模塊以實現(xiàn)所要發(fā)送的數(shù)據(jù)被分配至各個實際的物理天線進(jìn)行發(fā)送。2）、軟件部分系統(tǒng)的軟件部分包括FPGA程序與上位機(jī)程序，其中，F(xiàn)PGA程序運行于NI2953R上，主要完成接收信號或發(fā)射信號的下、上變頻，模數(shù)、數(shù)模轉(zhuǎn)換以及硬件部分所述的模塊功能，信號處理流程見圖8。上位機(jī)程序主要負(fù)責(zé)設(shè)置系統(tǒng)的相關(guān)參數(shù)、配置各NI2953R、產(chǎn)生所需發(fā)送數(shù)據(jù)或顯示系統(tǒng)接收到的數(shù)據(jù)以及啟動或停止系統(tǒng)的運行。其中系統(tǒng)相關(guān)參數(shù)包括：系統(tǒng)的載波頻率，發(fā)送功率，采樣率，調(diào)制方式等等，如當(dāng)前系統(tǒng)的載波頻率為4.1GHz，采樣率為15.36MS/s，調(diào)制方式為16QAM。B、系統(tǒng)時鐘和觸發(fā)信號的產(chǎn)生和分配參考于NI基于PXI和USRPRIO的可擴(kuò)展大規(guī)模MIMO系統(tǒng)的時鐘連接，MiniMassiveMIMO系統(tǒng)的時鐘和觸發(fā)信號分發(fā)網(wǎng)絡(luò)如圖7所示。圖7、MiniMassiveMIMO系統(tǒng)的時鐘和觸發(fā)信號分發(fā)網(wǎng)絡(luò)系統(tǒng)采用OctoClock模塊構(gòu)建時鐘和觸發(fā)信號分發(fā)網(wǎng)絡(luò)，系統(tǒng)的觸發(fā)信號和源時鐘信號從PXIe6674T引出后輸入到OctoClock模塊進(jìn)行路由和分發(fā)，而后OctoClock模塊輸出端的8路時鐘信號和8路觸發(fā)信號分別通過等長的傳輸電纜輸入到8個NI2953R以確保系統(tǒng)各個NI2953R的時鐘與觸發(fā)信號的同步。源觸發(fā)信號的產(chǎn)生是通過設(shè)定主NI2953R然后在主NI2953R中以軟件觸發(fā)的方式發(fā)出一個啟動脈沖來實現(xiàn)。該啟動脈沖信號（源觸發(fā)信號）在主設(shè)備的一個輸出端口上被引出，并輸入至PXIe-6674T中放大，然后傳遞到OctoClock模塊，并沿著電纜向下分布到系統(tǒng)中的各個NI2953R設(shè)備（包括主設(shè)備自己），它的主要作用為設(shè)置參考時鐘邊沿以用于各個NI2953R發(fā)射和接收時同步啟動采集。初步測試結(jié)果顯示在此同步架構(gòu)下，參考時鐘偏移在100ps以內(nèi)，觸發(fā)偏移在1.5ns以內(nèi)。C、上下行鏈路的數(shù)據(jù)處理流程對于上行鏈路，系統(tǒng)中的8個NI2953R的16根天線采集到的射頻信號經(jīng)過射頻通道的低噪聲放大、下變頻和ADC采樣量化后被分別送入到各個NI2953R的FPGA中進(jìn)行下采樣、頻率偏移校正、IQ信號校正和FFT，之后壓入P2PFIFO或本地FIFO中以用于傳遞到相應(yīng)模塊進(jìn)行后續(xù)處理，如信道估計，信號檢測等。圖8、上下行鏈路的數(shù)據(jù)處理流程對于下行鏈路，數(shù)據(jù)首先由控制器傳遞到MIMO預(yù)編碼模塊進(jìn)行預(yù)編碼，然后通過帶寬合并和天線拆分模塊分發(fā)到8個NI2953R，在各個NI2953R的FPGA中進(jìn)行OFDM調(diào)制、頻率偏移校正和IQ信號校正，校正過后的數(shù)據(jù)再被送入到各個射頻通道進(jìn)行數(shù)模轉(zhuǎn)換和上變頻最后通過天線發(fā)送出去。3、系統(tǒng)的實測結(jié)果系統(tǒng)的實測結(jié)果如圖9所示。圖中展示了在LabVIEWCommunication下的程序前面板框圖，從圖中可以看出，當(dāng)前有一個用戶在發(fā)送上行數(shù)據(jù)，數(shù)據(jù)調(diào)制方式為16QAM，由于沒有其它用戶干擾，星座圖的星座點較細(xì)系統(tǒng)性能較好。圖9、LabVIEWCommunication下系統(tǒng)實測結(jié)果4、結(jié)論NI技術(shù)通過LabVIEW系統(tǒng)設(shè)計軟件以及USRPTMRIO和PXI平臺的組合正在徹底革新高端科研系統(tǒng)的原型設(shè)計方法。文中結(jié)合具體實例介紹了一種搭建大規(guī)模多入多出（MIMO）系統(tǒng)的可行方法來進(jìn)一步推進(jìn)5G的研究。該應(yīng)用程序框架中使用的各種NI技術(shù)的獨特組合實現(xiàn)了大量無線電設(shè)備在時間和頻率上的同步，而且PCIExpress技術(shù)也提供了以15.7GB/s速率上下行傳輸和匯集I-Q信號所需的吞吐量。層次化的設(shè)計，各部分功能模塊相對獨立，具有較強(qiáng)的可擴(kuò)展性。FPGA的數(shù)據(jù)流設(shè)計方式簡化了物理層和介質(zhì)訪問控制層上的高性能處理，系統(tǒng)的核心算法如OFDM調(diào)制解調(diào)、信道估計與MIMO檢測等均在高性能的FPGA端完成，滿足實時處理的要求。為保證這些產(chǎn)品能滿足無線技術(shù)研究人員的特定需求，NI正在積極地與行業(yè)領(lǐng)先的研發(fā)人員和國內(nèi)外世界名校進(jìn)行合作。這些合作推動了一些研究領(lǐng)域取得令人興奮的進(jìn)展，同時也促進(jìn)了需要和正在使用大規(guī)模MIMO應(yīng)用程序框架等工具的工程師和科研人員之間的方法、IP和最佳實踐共享。參考文獻(xiàn)[1].

L.Erik,“5GMassiveMIMOTestbed:FromTheorytoReality”,Oct01,2014./white-paper/52382/en/[2].