2023年研究生類研究生入學(xué)考試專業(yè)課電氣與電子信息-數(shù)字電子技術(shù)2010-2022歷年真題選編帶答案難題含解析

2023年研究生類研究生入學(xué)考試專業(yè)課電氣與電子信息-數(shù)字電子技術(shù)2010-2022歷年真題選編帶答案難題含解析（圖片大小可自由調(diào)整）第1卷一.歷年考點試題黑鉆版(共75題)1.如圖1所示，試用8-3優(yōu)先編碼器74148和若干門電路，擴展成10-4優(yōu)先編碼器，畫出連線圖。

2.(1010110011.0101)2=(______)8421BCD=(______)Gray(即格雷碼)。3.畫出如圖1所示電路在給定D1和CP作用下Q1、Q2和Y的輸出波形，說明該電路的功能。

4.若用萬用表測試圖所示晶體管開關(guān)電路，當晶體管截止時，測得的基極和集電極電位應(yīng)是______。

A.uBE=0.6V，uCE=1.5VB.uBE=0V，ucE=2.5VC.uBE=0.7V，uCE=0.3VD.uBE≤0V，uCE=3.2V5.如圖(a)所示電路由74LS153雙四選一數(shù)據(jù)選擇組成，試寫出輸出Z的表達式，并分別用集成芯片74LS138最小項譯碼器[見圖(b)]和74LS151八選一數(shù)據(jù)選擇器[見圖(c)]實現(xiàn)該電路。

6.將下列邏輯函數(shù)化簡成最簡或非-或非表達式：

7.一個邏輯0和一個高阻相與結(jié)果是什么?一個邏輯1和一個高阻相或結(jié)果是什么?并說明為什么。8.在門電路中，為獲得穩(wěn)定的______電平，三極管應(yīng)工作在______。9.可編程邏輯器件EPROM2716有11根地址線A10～A0，8根數(shù)據(jù)線D7～D0，為片選端，低電平有效。此器件的存儲容量是______。A.210×8B.211×16C.211×8D.210×1610.兩個門電路的輸出端可以并接的條件是什么?如果將不能并接的兩個門電路的輸出端并接，會發(fā)生什么現(xiàn)象?11.試判斷等式f(x1，x2，…，xk)=(0，x2，…，xk)+x1f(1，x2，…，xk)是否成立?12.時序電路包括______電路和______電路，它們的基本組成單元分別是______和______。13.優(yōu)先編碼器74LS148輸入為，輸出為。當使能輸入端，，其余輸入端為1時，應(yīng)為______。14.A的原碼為011010，則2A對應(yīng)的8位原碼形式為______，-A的8位補碼為______。15.實現(xiàn)同一功能的Mealy型同步時序電路比Moore型同步時序電路所需要的______。A.狀態(tài)數(shù)目更多B.狀態(tài)數(shù)目更少C.觸發(fā)器更多D.觸發(fā)器更少16.如圖所示正脈沖的脈沖寬度、脈沖重復(fù)頻率、脈沖占空比為______。

A.tp、1/T、tp/TB.tp、1/T、tp/(T-tp)C.tp、1/T、(T-tp)/rD.tp、T、tp/(T-tp)17.用JK觸發(fā)器設(shè)計一個序列信號發(fā)生電路，使之在一系列CP脈沖信號作用下能夠周期性地輸出“010110”序列信號。(1)給出狀態(tài)分配方案；(2)畫出狀態(tài)轉(zhuǎn)換圖；(3)列出狀態(tài)轉(zhuǎn)換表；(4)畫出次態(tài)卡諾圖；(5)寫出狀態(tài)方程；(6)畫出邏輯圖；(7)檢查自啟動。18.關(guān)于數(shù)模與模數(shù)轉(zhuǎn)換，下列概念正確的是______。A.逐次逼近型模數(shù)轉(zhuǎn)換器進行一位轉(zhuǎn)換需要的時間與待轉(zhuǎn)換的模擬電壓值有關(guān)B.一個數(shù)模轉(zhuǎn)換電路能夠正常地工作，它的實際輸出值與理論輸出值之間的差值必須小于分辨率的一半C.并行比較型模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換速度是指從模擬電壓加到電壓比較器到編碼器獲得穩(wěn)定的二進制碼輸出所需要的時間D.集成模數(shù)轉(zhuǎn)換電路多采用權(quán)電容的譯碼方案，它的輸出電壓與電容的大小相關(guān)，電容值越大，輸出的電壓越大。19.某電路有A、B、C、D、E、F六個狀態(tài)，A和C、D和F、E和B、F和C分別等價，則可化簡為______個狀態(tài)。20.在圖所示由TTL門電路組成的環(huán)形振蕩器中，已知G1、G2門的平均傳輸時延相同，為tpd=25ns，現(xiàn)測得該振蕩器的振蕩頻率f=6.25MHz，則G3門的tpd是______ns；而輸出波形的振幅Uom約為______V。

A.30；2B.30；3C.20；3D.25；2.521.某8位模數(shù)轉(zhuǎn)換器是由并/串結(jié)構(gòu)組成的，則其內(nèi)部有多少個比較器?給出計算過程。22.分析圖所示組合邏輯電路的功能。已知輸入B3B2B1B0為5421BCD碼(7483是二進制超前進位加法器芯片。7485是4位二進制數(shù)比較器芯片，A3和B3為高位)。

23.PROM的與陣列是______。A.全譯碼可編程陣列B.全譯碼不可編程陣列C.非全譯碼可編程陣列D.非全譯碼不可編程陣列24.以下關(guān)于時序電路和組合電路、同步電路和異步電路的解釋，______是正確的。A.時序電路是依靠觸發(fā)信號觸發(fā)的電路，組合電路不是依靠觸發(fā)信號觸發(fā)的電路，同步電路觸發(fā)信號由同一個時鐘驅(qū)動，異步電路觸發(fā)信號使用不同時鐘驅(qū)動B.時序電路是觸發(fā)信號由同一個時鐘驅(qū)動的電路，組合電路不是依靠觸發(fā)信號觸發(fā)的電路，同步電路是依靠觸發(fā)信號觸發(fā)的電路；異步電路觸發(fā)信號使用不同時鐘驅(qū)動C.時序電路不是依靠觸發(fā)信號觸發(fā)的電路，組合電路是依靠觸發(fā)信號觸發(fā)的電路，同步電路的觸發(fā)信號由同一個時鐘驅(qū)動，異步電路的觸發(fā)信號使用不同時鐘驅(qū)動D.時序電路是依靠觸發(fā)信號觸發(fā)的電路，組合電路是觸發(fā)信號使用不同時鐘驅(qū)動的電路，同步電路是觸發(fā)信號由同一個時鐘驅(qū)動；異步電路是依靠時鐘觸發(fā)的電路25.電路如圖1所示，試完成下列各項：(1)試用圖1(a)所示74LS161和適當?shù)倪壿嬮T設(shè)計一個電路，實現(xiàn)圖1(b)所示的狀態(tài)轉(zhuǎn)換圖，要求使用置數(shù)端LD完成；(2)在(1)電路基礎(chǔ)上，添加最少的邏輯門實現(xiàn)圖1(c)所示波形，其中CP為外加時鐘，P為電路的輸出。寫出設(shè)計過程，并在圖中標出輸出信號P端。

26.由3個JK觸發(fā)器構(gòu)成的時序電路的狀態(tài)輸出為Q2Q1Q0，其中的卡諾圖如圖所示，寫出、J2和K2的表達式(圖中×為任意項)。

27.主從JK觸發(fā)器的輸入波形如圖1所示，設(shè)初始狀態(tài)Q=0，畫出Q端的波形。

28.如圖所示電路中，當波形E1、E2及E3為已知時，輸出F的序列為______。

A.10101B.11011C.01110D.1100129.6個變量可以構(gòu)成______個最大項，它們之積是______，任意兩個不同的最大項之和為______。30.在圖1所示電路中，在所示輸入波形的作用下，畫出相應(yīng)的輸出波形(假設(shè)初態(tài)Q1Q2=00)。

31.如圖1所示的邏輯電路，寫出Y的最簡與或式、最簡或與式、最簡與非-與非式、最簡或非-或非式、最簡與或非式。

32.數(shù)字電路中的三極管一般工作于______區(qū)和______區(qū)。33.一個8位二進制減法計數(shù)器，初始狀態(tài)為00000000，問經(jīng)過268個輸入脈沖后，此計數(shù)器的狀態(tài)為______。A.11001111B.11110100C.11110010D.1111001134.只用一片如圖1所示四選一數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)F=A·B+C·D+(B?C)'(不允許用邏輯門電路輔助，輸入只提供原變量)。寫出設(shè)計過程。

35.如圖所示，用2片EPROM2716擴展成的EPROM，有數(shù)據(jù)線______位，總的存儲量是______。

A.16；211×8(或32K)B.8；211×16C.16；210×8D.16；211×1636.用2048×12的ROM芯片，最多能實現(xiàn)______個輸入、______個輸出的組合邏輯函數(shù)。37.在不影響邏輯功能的情況下，CMOS與非門的多余輸入端可______。A.接高電平B.接低電平C.懸空D.通過電阻接地38.ADC輸出為12位二進制數(shù)，輸入信號最大值為10V，其分辨率是______。39.若要將一異或非門當做反相器(非門)使用，則輸入端A、B端的連接方式是______。A.A或B中有一個接“1”B.A或B中有一個接“0”C.A和B并聯(lián)使用D.不能實現(xiàn)40.如圖所示組合電路輸入為有權(quán)BCD碼。當X3X2X1X0為1001、0011、0001、0101時對應(yīng)顯示數(shù)字為6、3、1、5。說明輸入為何種權(quán)碼?電路中的4位二進制加法器74LS83擔(dān)當了何種功能?并說明其所用方法的理論依據(jù)。

41.已知，其中+ABCD=0，化簡后的邏輯函數(shù)為______。

A．

B．

C．D．42.已知某種計數(shù)值中有算數(shù)運算41/3=13成立，則該算數(shù)運算中操作數(shù)的基數(shù)是______。43.觸發(fā)器是對脈沖______敏感的存儲單元電路，鎖存器是對脈沖______敏感的存儲電源電路。44.觸發(fā)器的時鐘輸入的作用是______。A.復(fù)位B.使輸出狀態(tài)取決于輸入控制信號C.置位D.改變輸出狀態(tài)45.分析圖1所示電路，分別寫出X、Y、F點與輸入A、B之間的邏輯表達式。

46.下列說法中，______是正確的。A.寄存器一般是邊沿觸發(fā)的，僅在時鐘的邊沿改變狀態(tài)；鎖存器一般指電平觸發(fā)的觸發(fā)器，特點是當控制端有效時，輸入端的變化會隨時傳遞到輸出端B.同步計數(shù)器各觸發(fā)器的CP脈沖相同，異步計數(shù)器的各CP脈沖不同，異步計數(shù)器的速度可能比同步計數(shù)器速度快C.異或門當反相器使用時，把多余輸入端接低電平D.組合邏輯電路如果產(chǎn)生了可以采用增加冗余項方法消除的險象，這種險象屬于功能險象47.將集成計數(shù)器轉(zhuǎn)換成任意進制計數(shù)器時，可采用______或______兩種方法來實現(xiàn)。48.試判斷下列三個3變量(A，B，C)函數(shù)F1、F2及F3之間的關(guān)系是______；而其中有冒險現(xiàn)象的函數(shù)為______。

(1)；(2)；(3)A.F3=F1F2；F2B.F3=F1+F2；F1C.F2=F3+F1；F1D.F3=F1+F2；F1、F2、F349.兩個二進制數(shù)進行算術(shù)運算，下面______說法是不正確的。A.兩個無符號數(shù)相加，如果最高位產(chǎn)生進位輸出，則肯定發(fā)生溢出B.兩個最高位不同的補碼進行相加運算，肯定不會產(chǎn)生溢出C.兩個補碼進行相加運算，如果最高位產(chǎn)生進位輸出，則肯定發(fā)生溢出D.兩個補碼的減法運算可以用加法器來實現(xiàn)50.如圖1所示為加法器74LS283，當加數(shù)A3A2A1A0為2421BCD碼時，要求輸出S3S2S1S0為8421BCD碼，試確定另一個加數(shù)B3B2B1B0，并完成邏輯設(shè)計。

51.邏輯函數(shù)F1=∑A，B，C，D(2，3，5，8，11，13)和F2=∏A，B，C，D(2，4，7，10，12，13)之間滿足______關(guān)系。A.對偶B.相等C.香農(nóng)展開D.反演52.555定時器是一種用途很廣泛的電路，除了能組成______觸發(fā)器、______觸發(fā)器和______三個基本單元電路以外，還可以接成各種實用電路。53.若JK觸發(fā)器原態(tài)為“0”，控制輸入J=K'=1，當有效時鐘作用后Q*=______。54.兩個TTL門電路的輸出端是否可以直接相連，為什么?如果設(shè)計中必須直接相連，應(yīng)該用什么器件?55.用卡諾圖化簡下列邏輯函數(shù)：56.(473)10的BCD碼是______。A.010001110011B.111011010C.110001110011D.01001111001157.電路如圖1所示，試畫出在CP作用下輸出Q0、Q1、A、Q2的波形圖，設(shè)各觸發(fā)器的初態(tài)為“0”。輸出信號Q2對CP可實現(xiàn)幾分頻?Q2的占空比是多少?

58.用卡諾圖求邏輯函數(shù)F=∑W，X，Y，Z(4，7，9，13，15)+d(5，6)的最簡和之積表達式(或與表達式)為______。59.4位比較器(74LS85)輸入端和輸出端分別為______和______。當對數(shù)據(jù)進行比較時先比較______位。A.8和3；最高B.4和3；最高C.8和3；最低D.4和3；最低60.如圖所示是用555定時器組成的多諧振蕩電路，如果uI端接4V電壓，試求輸出uO的頻率。

61.用一個1位二進制全加器、若干D觸發(fā)器及其他門電路設(shè)計以下電路：(1)設(shè)計一個串行4位二進制加法器，它有3個輸入端：X1、X2和X3，其中X1、X2為加數(shù)和被加數(shù)，數(shù)據(jù)從低位開始輸入。X3為字同步信號，當輸入到第4個數(shù)碼時，字同步信號X3=1，表示一個字(4位)相加結(jié)束，電路回到初始狀態(tài)；(2)若存在并行輸入的4位數(shù)A3A2A1A0(A3為高位)，請將它們轉(zhuǎn)為上述串行加法器的輸入數(shù)據(jù)X1，同時產(chǎn)生字同步信號X3；(3)上述串行加法器的和輸出為串行輸出，請將它轉(zhuǎn)化為并行輸出S3S2S1S0(其中S3為高位)。要求有解題步驟，畫出電路圖。62.如圖所示，試寫出TTL門電路對輸入信號的邏輯輸出表達式。

63.某醫(yī)院有4層樓住院病室，依次為重癥病房層、重點病房層、普通病房層和康復(fù)病房層，藥房有藥品管道輸送系統(tǒng)可依次為不同樓層輸送藥品。重癥樓層優(yōu)先級最高，康復(fù)樓層優(yōu)先級最低。要求：為輸送系統(tǒng)設(shè)計一個優(yōu)先請求電路，并實現(xiàn)七段數(shù)碼顯示邏輯電路，顯示該樓層號。64.如圖1所示電路是一種由運算放大器及電壓反饋支路構(gòu)成的施密特觸發(fā)器，若要運算放大器的開環(huán)差模電壓增益Aud=uO/ud與反饋系數(shù)的乘積大于1，這時，電路的電壓傳輸特性即uO=f(uI)應(yīng)是圖2所示中的______。

A.DB.CC.AD.B65.某電路按正邏輯約定，其表達式為，若按負邏輯約定，則為______。

A．

B．

C．

D．66.有一個5421BCD碼表示的數(shù)據(jù)為101000010011，其表示的十進制數(shù)是多少?67.(63)O的二進制補碼是______，格雷碼是______。68.對于一個含有邏輯變量A的邏輯表達式L，當其他變量用0或1代入后，表達式可化簡為L=______或______時，會產(chǎn)生競爭-冒險。69.試用卡諾圖求出函數(shù)F=F1·F2，并將F化簡成最簡與非-與非表達式。已知函數(shù)F1和F2如下(要求分別畫出F1、F2及F的卡諾圖)：

F1(A,B,C,D)=∑m(1,3,5,6,7,9,11,12,13,14,15)

F2(A,B,C,D)=∏M(2,3,8,9,10,14)70.在由上升沿觸發(fā)的T觸發(fā)器(T=1)組成的異步二進制加法計數(shù)器中，方法是把進位信號從低位的______端引出接高位的CP端。71.將D觸發(fā)器的D端與它的Q端連接，假設(shè)Q(t)=0，則經(jīng)過100個脈沖作用后，它的狀態(tài)Q為______。72.試說明最小項和最大項的關(guān)系。73.以下描述一個邏輯函數(shù)的方法中______只能唯一表示。A.表達式B.邏輯圖C.真值表D.波形圖74.對于JK觸發(fā)器，若J=K，則可完成______觸發(fā)器的邏輯功能；若K=J=1，則可完成______觸發(fā)器的邏輯功能。75.移位寄存器由8級觸發(fā)器組成，用它構(gòu)成的扭環(huán)形計數(shù)器具有______種有效狀態(tài)；用它構(gòu)成的環(huán)形計數(shù)器具有______種有效狀態(tài)，構(gòu)成線性反饋移位寄存器具有______種有效狀態(tài)。A.16，8，511B.4，8，15C.16，8，255D.8，16，127第1卷參考答案一.歷年考點試題黑鉆版1.參考答案：解：畫出連接圖如圖2所示。

2.參考答案：693.3125

1111101010.11113.參考答案：解：驅(qū)動方程為：

DFF1是上升沿有效，DFF2為下降沿有效，波形圖如圖2所示。

4.參考答案：B5.參考答案：解：由題圖可知，當C=0時，左半邊工作；當C=1時，右半邊工作。將C、B、A作為控制信號，D作為輸出信號，可得：

所求該電路的實現(xiàn)如圖所示。

6.參考答案：解：

取其對偶式：

則有：

化為最簡或非-或非表達式：7.參考答案：邏輯0與高阻相與結(jié)果是邏輯0，因為這時相當于對高阻態(tài)接下拉電阻，輸出結(jié)果為下拉輸出值，為邏輯0。邏輯1和高阻態(tài)相或，結(jié)果是邏輯1，因為這時相當于對高阻態(tài)接上拉電阻，輸出結(jié)果為上拉高電平，即邏輯1。8.參考答案：高低

截止區(qū)或飽和區(qū)9.參考答案：C10.參考答案：輸出集電極開路的門電路可以并接。若將不能并接的兩個門電路并接，當兩個門電路輸出電平不相等時，其輸出級形成低阻通道，使得電流過大，會燒壞器件。11.參考答案：解：成立。f(x1，x2，…，xk)等于0或1。

當f(x1，x2，…，xk)=1時，(0，x2，…，xk)+x1f(1，x2，…，xk)=1；

當f(x1，x2，…，xk)=0時，(0，x2，…，xk)+x1f(1，x2，…，xk)=0。

故原式成立。12.參考答案：存儲

組合

觸發(fā)器

門電路13.參考答案：00114.參考答案：00110100

1110011015.參考答案：A16.參考答案：A17.參考答案：解：首先進行邏輯抽象。

(1)輸出Y“010110”為6個狀態(tài)，則可取S0～S5為從000～101的6個狀態(tài)。

(2)狀態(tài)轉(zhuǎn)換圖如圖1所示。

(3)狀態(tài)轉(zhuǎn)換表如表所示。

(4)次態(tài)卡諾圖如圖2所示。

(5)將(4)中的卡諾圖分解，如圖3所示。

從卡諾圖可得狀態(tài)方程：

(6)由狀態(tài)方程可得觸發(fā)方程：

(7)將兩個無效狀態(tài)110和111分別代入(5)中的狀態(tài)方程，所得次態(tài)分別為111和100，可以自啟動。18.參考答案：BC19.參考答案：420.參考答案：B21.參考答案：解：有(24-1)×2=30個比較器。由2個4位的并行型A/D轉(zhuǎn)換器配合D/A轉(zhuǎn)換器組成，用兩次比較實行轉(zhuǎn)換，所以稱為HalfFlash(半快速)型，每個并行轉(zhuǎn)換器有(24-1)個比較器。22.參考答案：解：由題7485是4位二進制數(shù)比較器芯片，7483是二進制超前進位加法器芯片，當．B3B2B1B0大于4時，Y3Y2Y1Y0=B3B2B1B0+110；當B3B2B1B0小于4時，Y3Y2Y1Y0=B3B2B1B0。根據(jù)5421BCD碼和8421BCD碼的轉(zhuǎn)換特性，該電路實現(xiàn)的功能是把B3B2B1B0從5421碼轉(zhuǎn)換成8421碼。23.參考答案：BPROM的與陣列為地址譯碼器，不可編程。每一個存儲單元對應(yīng)唯一的地址，所以是全譯碼的。24.參考答案：A25.參考答案：解：(1)74LS161為異步清零計數(shù)器，設(shè)計電路如圖2所示。

(2)在(1)電路基礎(chǔ)上，添加最少的邏輯門實現(xiàn)圖1(c)所示波形，如圖3所示。

26.參考答案：解：、J2和K2的表達式為：，，K2=027.參考答案：解：畫出Q端的波形如圖2所示。

28.參考答案：B29.參考答案：64

0

130.參考答案：解：畫出輸出波形如圖2所示。

31.參考答案：解：畫出卡諾圖如圖2所示。

由電路圖可知，所以，

與或式為：

或與式為：

與非-與非式為：

或非-或非式為：

與或非式為：32.參考答案：截止

飽和33.參考答案：B34.參考答案：解：畫出卡諾圖如圖2所示。

可得：F=B'·C'·1+B'·C·D+B·C'·A+B·C·1

畫出設(shè)計電路如圖3所示。

35.參考答案：D36.參考答案：11

1237.參考答案：A38.參考答案：44mV。分辨率為10/212V。39.參考答案：D40.參考答案：解：輸入的X3X2X1X0為5421碼。由于74LS74譯碼器的作用是把8421碼經(jīng)過譯碼用LED顯示，所以74LS83的作用是把輸入的5421碼轉(zhuǎn)換成8421碼。

因為74LS83的輸入A4A3A2A1、B4B3B2B1及輸出S4S3S2S1都是8421BCD碼，輸入的X3X2X1X0為5421碼，即X3×(22+1)+X2×4+X1×2+X0，所以，可以使用74LS74來完成碼轉(zhuǎn)換：0X30X0+0X2X1X0。41.參考答案：D42.參考答案：943.參考答案：邊沿

電平44.參考答案：B45.參考答案：解：46.參考答案：A47.參考答案：反饋清零法

反饋置數(shù)法48.參考答案：D49.參考答案：C50.參考答案：解：當A3A2A1A0為2421BCD碼時，對應(yīng)的十進制04，另一加數(shù)為0000，可輸出8421BCD碼；當A3A2A1A0為2421BCD碼時，對應(yīng)的十進制59，另一加數(shù)為1010，可輸出8421BCD碼。其邏輯設(shè)計如圖2所示。

51.參考答案：A52.參考答案：施密特

單穩(wěn)態(tài)

多諧振蕩器53.參考答案：154.參考答案：解：普通的TTL門電路輸出端不允許直接相連，因為普通的TTL門電路輸出端之間若直接相連，會在電源與地之間形成一條低阻通路，從而導(dǎo)致電流過大燒毀門電路，或者造成邏輯錯誤；如果設(shè)計中必須直接相連，應(yīng)該用OC門相連。55.參考答案：解：畫出卡諾圖如圖所示。

由卡諾圖化簡得：56.參考答案：A57.參考答案：解：由電路圖寫出A點的邏輯表達式為：

Q2對CP實現(xiàn)3分頻。占空比為50%。

波形圖如圖2所示。

58.參考答案：(W+X)(W'+Z)(X+Y')59.參考答案：A60.參考答案：解：由題意，uI是555定時器的外接控制電壓，所以555定時器的內(nèi)部參考電壓分別為VT+=uI，。

電路工作時，電容C兩端的電壓uC在和uI之間振蕩。根據(jù)三要素法，可以求出uC從上升到uI的時間：

同理，可得uC從uI下降到的時間：

則輸出uO的頻率為：61.參考答案：解：X3=0時，進行串行加法計算；X3=1時，全部歸0。前一位的進位是后一位的進位。

串行4位二進制加法器設(shè)計電路如圖1所示。

轉(zhuǎn)換輸入數(shù)據(jù)的電路如圖2所示。

并行輸出電路如圖3所示。

62.參考答案：解：63.參考答案：解：使用74HC148優(yōu)先編碼器、74LS74的LED譯碼器和LED。

74HC148的輸入端是低有效的。當4個輸入端都沒有輸入時，I7=0，這時七段顯示為“0”；當I6=0時，I7=1，優(yōu)先編碼器輸出為001，七段顯示“1”；當I6=1，I5=0時，I7