集成電路設(shè)計(jì)-CMOS集成電路制造技術(shù)

1集成電路設(shè)計(jì)第二章CMOS集成電路制造技術(shù)ICManufacturing22-1引言硅被認(rèn)為是世界上被研究的最多的元素。制造工藝是半導(dǎo)體革命的核心；一個(gè)硅芯片可以看成一組做成圖案的材料層。當(dāng)這些材料層被正確地疊放時(shí)，所形成的三維結(jié)構(gòu)即是可控開關(guān)（晶體管），它們通過(guò)導(dǎo)線相連以實(shí)現(xiàn)邏輯操作。3最小特征尺寸half-pitch=minimumfeaturesize4例子：20mm*20mm0.13μmdrawn-gatelength0.5μmwirepitch8-levelmetal例子：32bRISCprocessor8Kλx16KλSRAM32λx32λperbit8Kλx16Kλis128Kb,16KBDRAM8λx16λperbit8Kλx16Kλis1Mb,128KB5學(xué)習(xí)要點(diǎn)大多數(shù)設(shè)計(jì)者不會(huì)涉及制造工藝的細(xì)節(jié)；幫助理解設(shè)計(jì)限制、制造成本；了解制造流程；理解設(shè)計(jì)規(guī)則來(lái)源——設(shè)計(jì)能夠被制造出來(lái)。關(guān)鍵詞：硅、多晶硅、擴(kuò)散、淀積、掩膜、光刻。62-2半導(dǎo)體材料——硅Silicon電阻率導(dǎo)體—電阻率ρ<

10-4Ωcm;絕緣體—電阻率ρ>109Ωcm;半導(dǎo)體—電阻率10-3Ωcm<ρ<

109Ωcm。硅常溫電阻率=21400Ωcm，半導(dǎo)體；電阻率隨溫度增加而減小，負(fù)溫度系數(shù)。摻雜特性摻入磷P電阻率=0.2Ωcm。7Si++++++++++++++++++++++++++++++++++++---------------------------------8P型硅—摻入P-type雜質(zhì)（如硼B(yǎng)/3個(gè)電子）+++++++++++++++++++++++++++++++++++--------------------------------++P(Positive)type--多數(shù)載流子（Carriers）為

空穴(Hole)9N型硅——摻入

N-type雜質(zhì)（如磷P/5個(gè)電子）+++++++++++++++++++++++++++++++++++---------------------------------+--N(Negative)type--多數(shù)載流子（Carriers）為電子(Electron)102-3CMOS反相器（Inverter）VDDVoutCLVin互補(bǔ)LowoutputimpedanceHighinputimpedancenostaticpowerdissipationdelay——afunctionofloadcapacitanceandonresistanceoftransistors11PMOSTransistorP+P+N-typeSubstract（襯底）Polysilicon（多晶）ThinSiO2Diffusion（擴(kuò)散）GateDrainSourceGateDrainSource12NMOSTransistorN+N+P-typeSubstractPolysiliconThinSiO2DiffusionGateDrainSourceGateDrainSource13表達(dá)形式InputOutputInputOutputVDDVSS(GND)142-4集成電路制造工藝熱氧化工藝

SiO2干法氧化濕法氧化擴(kuò)散工藝

P,N擴(kuò)散法離子注入法淀積工藝—薄膜制造(Metal)化學(xué)氣相淀積法物理淀積法—如：濺射法光刻工藝

Figure15Wafer晶圓CorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePadCorePad16GrowingtheSilicon----單晶硅FromSmithsonian,200017晶圓Wafers6Inches8Inches12Inches16Inches18晶圓打磨FromSmithsonian,200019氧化掩膜processstep涂敷光刻膠去膠清洗/去濕腐蝕阻光層生成

曝光光刻流程20例：SiO2刻蝕Si-substrate

硅襯底Si-substrate

曝光UV-light掩膜版涂敷光刻膠（負(fù)）SiO2Si-substrateSi-substrateSiO2

去膠Si-substrateSiO2HardenedresistSiO2Si-substrate

刻蝕/腐蝕HardenedresistChemicalorplasmaetch氧化/涂敷光刻膠212-5集成電路制造過(guò)程場(chǎng)氧—氧化硅—SiO2絕緣/隔離介質(zhì)器件表面保護(hù)（鈍化）膜摻雜擴(kuò)散掩模電容元件的介質(zhì)多晶—Polysilicon—Poly多晶體結(jié)構(gòu)導(dǎo)體用作柵極——同時(shí)作為有源區(qū)離子注入掩模用作導(dǎo)線、電阻22基礎(chǔ)單元——晶體管n-typetransistor:23PolysiliconAluminum240.25microntransistor(BellLabs)polysilicidesource/draingateoxide25CMOS制造流程定義有源區(qū)，光刻阱制造淀積多晶源漏區(qū)光刻，有源接觸產(chǎn)生接觸、通孔、金屬層26CMOSInverter簡(jiǎn)化流程cutlinepwell27P-WellMask28ActiveMask29PolyMask30P+SelectMask31N+SelectMask32ContactMask

33MetalMask34cutlinepwell35CMOS雙阱（Dual-Well）工藝p-p-epipwellnwellp+n+gateoxideAl(Cu)鎢金屬SiO2SiO2TiSi2fieldoxide36金屬與通孔p-tubp-tubpolypolyn+n+p+p+metal1metal1vias37多層金屬substraten+n+p+substratemetal1polySiO2metal2metal3transistorvia38392-6封裝（Packaging）要求：減少寄生可靠散熱廉價(jià)常用材料陶瓷高分子聚合物（塑料）PackageDie40ChipDieCorePad41導(dǎo)線壓焊接線座封裝底座Die壓焊塊Pad壓焊線42電路板焊接(a)穿孔安裝Through-HoleMounting(b)表面安裝SurfaceMounting43PackageTypes小輪廓IC（SOIC）針柵陣列（FGA）引線塑料芯片載體（PLCC）雙列直插（DIP）方形扁平封裝（QFP）無(wú)引線載體（LCC）442-7版圖描述方法色彩表示法條紋表示法棍棒圖45CMOSInverterLayout46CircuitUnderDesign47LayoutView48Layout

Editor49SticksDiagram13InOutVDDGNDSt