用于模擬集成電路的雙極雙極管bimcos工藝

用于模擬集成電路的雙極雙極管bimcos工藝

1模擬ic工藝主要從雙極cb、雙極cb、bicmos和bicmos工藝發(fā)展得好模擬電路（ic）的產品很多，電路復雜。同數(shù)字集成電路相比,模擬集成電路的電源電壓高,電路中重復單元較少。由于工藝的限制,制作電感、大電容、大電阻以及高性能的PNP晶體管較困難,模擬IC的發(fā)展在相當長的一個時期內落后于數(shù)字IC。然而,隨著電路設計技術的不斷進步和工藝水平的提高,模擬IC已取得飛速發(fā)展,模擬IC工藝已由原來單一的雙極工藝發(fā)展為等平面工藝、互補雙極(CB)工藝、BiCMOS工藝等。根據(jù)需要,部分工藝還融入了SiGe工藝技術和SOI深槽介質隔離工藝技術。2高性能模擬技術的應用2.1bicmos器件在相確定工藝條件下的表現(xiàn)在對器件進行了改進雙極工藝制造的器件速度高、驅動能力強、模擬精度高,但在功耗和集成度方面無法滿足集成規(guī)模越來越大的系統(tǒng)集成的要求;而CMOS工藝制造的器件功耗低、集成度高和抗干擾能力強,但速度低、驅動能力差。BiCMOS工藝將雙極和CMOS器件同時制作在同一芯片上,綜合了雙極器件高跨導、強負載驅動能力和CMOS器件高集成度、低功耗的優(yōu)點,使其互相取長補短,發(fā)揮各自的優(yōu)點,為高速、高集成度、高性能的LSI及VLSI的發(fā)展開辟了一條新的途徑。BiCMOS工藝通常是在已有的CMOS工藝基礎上融入雙極工藝?？梢圆捎貌煌姆椒ㄖ谱麟p極器件。一般盡可能多地利用MOS器件工藝中已有的工藝步驟,來制作雙極晶體管。但若對雙極晶體管的性能參數(shù)要求較高時,則需要增加工藝步驟。高性能BiCMOS工藝一直試圖在CMOS工藝中同時制作高性能雙極晶體管,但必須在可接受的工藝復雜程度與所要求的器件性能之間折中。在模擬IC中,經常要利用雙極器件的精密匹配特性和低噪聲特性。模擬IC還常常采用PNP晶體管(橫向)、精密電阻和精密電容。因此,用于模擬IC的BiCMOS工藝可能會變得十分復雜,通常是由雙極IC工藝發(fā)展而來。2.2加強對避免水光電極的工藝和工藝的改進隨著模擬IC向高速度、高精度、低功耗、高集成度、多功能方向發(fā)展,對雙極器件在頻率性能、輸出能力、信噪比等方面也提出了更高的要求。在提高常規(guī)NPN管性能的同時,不斷改進NPN管的結構及性能,即從開始的橫向PNP(不增加工藝步驟,由光刻尺寸決定)到襯底PNP(集電極只能是共地電位),再到縱向PNP的互補雙極工藝。縱向PNP管雖然增加了工藝制作難度,增加了30%～50%的工藝制作成本,但可使模擬IC的性能得到大幅提升。2.3soi深度通道橫截面工藝的應用SOI深槽介質隔離雙極工藝主要應用于抗輻照電路和高溫微電路、高速低壓、低功耗電路、功率器件和功率集成電路、微波MOSFET等。324我們的模擬技術3.1icmos工藝流程下面介紹中電科技集團公司24所用于模擬IC研制的BiCMOS工藝。該工藝除了NPN晶體管和CMOS管外,還包括注入電阻、多晶硅電阻、多晶硅/SiO2/鋁電容、SiCr金屬膜電阻、N+/SiO2/鋁電容等。3.1.1設備的主要性能參數(shù)表1為BiCMOS工藝的雙極晶體管典型參數(shù);表2為BiCMOS工藝的MOS晶體管典型參數(shù)。3.1.2埋層、厚場氧化層、鳥頭、冷場BiCMOS工藝是氧化物等平面隔離工藝。光刻采用5∶1步進投影光刻;二次注入形成埋層后進行減壓薄外延,再進行LOCOS隔離;厚場氧化層是低溫高壓水汽氧化形成的,再進行“鳥頭”平坦化,全注入形成晶體管;多層金屬化(Pt/TiW/AlCu)形成歐姆接觸;最后,PECVD淀積SiO2介質。圖1是BiCMOS工藝的NPN晶體管剖面示意圖。3.1.3多層金屬化工藝BiCMOS工藝是在等平面氧化物隔離工藝基礎上發(fā)展起來的,高頻率是它的主要優(yōu)勢(較小的寄生電容,淺結)。SiCr金屬膜電阻寄生電容極小、溫度系數(shù)小。BiCMOS工藝的特點之一是薄外延工藝。薄外延的厚度和電阻率直接影響高速雙極晶體管和MOS管的輸出性能。通常采用減壓外延技術和降低外延溫度,降低生長速率和抑制下埋層的雜質上擴散,提高外延層的有效厚度。在確保薄外延層晶格質量的條件下,降低外延的溫度,可以很好地抑制下埋層(主要是砷雜質)的上擴散,精確控制外延層厚度(誤差≤5.0%)和電阻率(誤差≤15.%)。多層金屬化工藝中采用多層金屬結構Pt/Si/TiW/Al/Cu。Pt/Si形成良好的歐姆接觸層;TiW是良好的阻擋層;Al/Cu是良好的導電層。在PVD工藝中都采用了反濺射工藝。經過退火工藝形成極低的接觸電阻和高可靠性的金屬布線。另外,嚴格控制接觸孔的光刻質量、采用干法加濕法刻蝕的方法,可以很好地保證2.0μm孔的幾何形狀。采用Pt/TiW/AlCu多層金屬化,徹底解決了淺結器件Vbe軟通失效和小尺寸(2μm×3μm)歐姆接觸的難題。表3列出BiCMOS工藝的典型參數(shù)。3.1.4應用BiCMOS工藝已用于多個產品的研制和生產。建立了完整的器件、版圖庫、PCM工藝監(jiān)測系統(tǒng)。3.2用于模擬ic的雙極成像工藝3.2.1主要參數(shù)表4為兩套互補雙極(CB)工藝的晶體管典型參數(shù)對照表。3.2.2--pnp-聚酰亞胺cb工藝CBⅠ工藝采用常規(guī)PN結對通隔離擴散工藝。由于它的有源區(qū)(基區(qū)、集電區(qū))是自對準形成的,套刻難度不高,所以采用接觸正膠光刻。兩次埋層后進行外延,硼注入后推阱,形成縱向PNP管的集電區(qū),硼隔離擴散,注入形成兩種基區(qū),光刻全孔,淀積多晶硅,兩次發(fā)射極注入后退火形成晶體管,聚酰亞胺介質雙層布線。兩種晶體管的剖面圖如圖2所示。CBⅡ工藝采用氧化物等平面隔離工藝。光刻采用5∶1投影步進光刻機;四次注入形成埋層后,進行減壓薄外延,再進行LOCOS隔離,再進行“鳥頭”平坦化,全注入形成晶體管,多層金屬化(Pt/TiW/AlCu)形成歐姆接觸,最后,采用PECVD淀積SiO2介質。3.2.3等平面工藝上的互補雙極工藝CBⅠ工藝采用的是常規(guī)PN結對通隔離擴散工藝。多晶硅發(fā)射極結構很好地提高了淺結器件的放大倍數(shù)和頻率特性。在3.0μm發(fā)射極條寬的條件下,制作出工作電壓高達±18V的模擬IC,實現(xiàn)了高速、高VA電壓。該工藝可選用的有多晶硅本征電阻、高阻電阻和多晶硅摻雜電阻,阻值范圍可任意選用,而且不與基區(qū)注入電阻同步形成,方便了晶體管結擊穿電壓的微量調控。CBⅡ工藝是在等平面氧化物隔離工藝上發(fā)展而來的,它以高頻率為主要優(yōu)勢(較小的寄生電容,淺結)。PNP管和NPN管的幾何尺寸基本對稱,還能與CMOS工藝兼容,主要用于制作模擬/數(shù)字混合高性能IC。在等平面工藝上發(fā)展的互補雙極工藝主要用于低電壓、超高頻率器件制作。它包括SST工藝、淺槽/深槽相結合的工藝、SOI/HRS自對準SEGSiGeHBT/CMOS工藝,等。CBⅠ工藝的關鍵是保證在PNP晶體管高擊穿電壓的同時,提高放大晶體管的放大倍數(shù)。通過嚴格控制P阱的摻雜濃度,兼顧N基區(qū)雜質總量的雜質分布,實現(xiàn)了較高的放大倍數(shù)和VA電壓(見表1)。雖然選用的P-〈111〉材料不能與MOS器件兼容,但今后的發(fā)展前景仍然很好,結合SOI/深槽隔離技術加多晶硅發(fā)射極工藝,可制作更高性能的模擬IC(見表2)。CBⅡ工藝是建立在薄外延工藝基礎之上的,薄外延的厚度和電阻率直接影響高速雙極晶體管和MOS管的輸出性能。通過減壓外延技術和適當降低外延爐的溫度,可以降低生長速率和抑制下埋層的雜質上擴散,提高外延層的有效厚度?？v向PNP管的基區(qū)寬度主要取決于外延層的有效厚度。若采用常規(guī)外延,只好增加外延層厚度,這不僅增加了晶體管的寄生電容,影響器件的頻率特性,而且增加了等平面隔離的難度;“鳥頭”的高度和寬度增加,影響器件的可靠性。減壓外延的優(yōu)點是,在確保薄外延晶格質量的同時,降低外延溫度,從而很好地抑制下埋層的上擴散,精確控制外延層厚度(誤差≤5%)和電阻率(誤差≤15%)。此外,還能確保雙極晶體管的擊穿電壓和縱向PNP管的輸出性能。該工藝以犧牲一定的VA電壓來確保PNP管的fT。(VA∝WB/dWB/dVc,而fT∝1/W2B)。4c正朝模擬機理芯片的發(fā)展方向隨著電子產品向數(shù)字化方向發(fā)展,對模擬IC的需求不僅沒有減少,反而增加了。模擬IC正朝著高性能、高集成度和低成本的方向發(fā)展。在信號處理、接口電路、射頻電路、電源管理器等領域,模擬IC在不斷提高精度、速度和效率的同時,功耗、尺寸和外圍元件數(shù)量不斷下降。CMOS和BiCMOS工藝將成為未來制作模擬IC的最主要工藝技術。4.1雙單晶雙極器件為了提高BiCMOS工藝中的高速雙極型晶體管的性能,需要采用單晶硅和多晶硅雙極器件。目前,Si/SiGe異質結雙極晶體管已經商品化。雙多晶硅自對準雙極晶體管結構已成為BiCMOS工藝中高性能雙極器件的首選。多晶硅發(fā)射極使淺的e-b結成為可能,同時又能夠改進器件的速度、電流增益等性能。4.2邏輯電路技術硅CMOS工藝在過去30年中一直在穩(wěn)步發(fā)展,現(xiàn)已成為半導體工藝中占支配地位的邏輯電路技術。目前,新一代CMOS工藝采用源極、漏極和柵極進行摻雜的自對準離子注入,采用硅表面的硅化處理工藝,降低了薄層電阻值。控制短溝道效應、非均勻溝道摻雜、場環(huán)注入工藝技術將更趨成熟。4.3si/sige雙極體bicmos器件BiCMOS工藝技術將雙極和CMOS器件的獨有特性結合在一起,獲得優(yōu)于這兩種器件的最佳性能。采用BiCMOS工藝制作的IC已應用于高速SRAM和先進的微處理器中。早期的BiCMOS技術使用相對簡單的雙極器件,通常是單多晶硅結構,而深溝槽隔離和埋入n+下集電極等并沒有包含在內,其目的是為了降低工藝復雜性。這種單多晶器件在結構上更類似于CMOS器件,因此能夠很容易地結合到CMOS工藝之中。然而,隨著光刻尺寸的等比例縮小,有必要從根本上提高雙極器件的性能,從而獲得BiCMOS器件的高速特性。器件尺寸的等比例縮小必然伴隨電源電壓的降低。然而,在低電源電壓條件下,由于工藝復雜程度和/或生產成本的原因,通過附加高性能雙極器件,提高或改進CMOS器件性能不容易實現(xiàn)。最終需要一種新的電路工藝技術,將電源電壓更進一步降低到1V以下。通過優(yōu)化二維非均勻摻雜,可控制短溝道VT。體硅CMOS原則上可以縮減至25nm的溝道長度。除了傳統(tǒng)的體