計(jì)算機(jī)組成原理補(bǔ)充題

計(jì)算機(jī)組成原理補(bǔ)充題判斷題1．磁盤存儲(chǔ)中如果文件長(zhǎng)度超過(guò)磁道容量，會(huì)將其放在同一個(gè)記錄面上。2．隨機(jī)存儲(chǔ)存儲(chǔ)器的訪問(wèn)時(shí)間與存儲(chǔ)位置有關(guān)。3．微程序控制器中，一條機(jī)器指令對(duì)應(yīng)于一個(gè)微程序。4．任何指令的執(zhí)行可以由硬件來(lái)實(shí)現(xiàn)，也可以由軟件來(lái)完成。5．．通常多級(jí)中斷系統(tǒng)可實(shí)現(xiàn)中斷嵌套。6.RR、RS及SS型指令中，RR型指令的執(zhí)行速度最慢。填空題流水CPU中可能造成“斷流”的主要原因是存在數(shù)據(jù)相關(guān)、資源相關(guān)和控制相關(guān)。2．雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器均為并行存儲(chǔ)器結(jié)構(gòu)，前者采用空間并行技術(shù)，后者采用時(shí)間并行技術(shù)。3.集中式仲裁通?？刹捎脙?yōu)先（級(jí)）策略或公平策略選擇下一個(gè)總線主設(shè)備。4.CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫指令周期，它通常包含若干個(gè)機(jī)器周期。5．馮.諾依曼型計(jì)算機(jī)的工作原理為：存儲(chǔ)程序并按地址順序執(zhí)行。6．指令的尋址方式包括順序?qū)ぶ泛吞S尋址兩種方式。7．計(jì)算機(jī)通常使用程序計(jì)數(shù)器來(lái)指定指令的地址。8?建立Cache的理論依據(jù)是程序訪問(wèn)的局部性9．磁盤上訪問(wèn)信息的最小物理單位是扇區(qū)。10.計(jì)算機(jī)系統(tǒng)是由硬件、軟件組成的多級(jí)層次結(jié)構(gòu)，它通常由微程序級(jí)、一般機(jī)器級(jí)、操作系統(tǒng)級(jí)、匯編語(yǔ)言級(jí)、高級(jí)語(yǔ)言級(jí)組成。單選題中斷處理過(guò)程中，由硬件完成的操作是 。A.關(guān)中斷 B.開中斷C.保存CPU現(xiàn)場(chǎng)D.恢復(fù)CPU現(xiàn)場(chǎng)由四片74181ALU構(gòu)成的十六位運(yùn)算器，具有如下進(jìn)位傳遞功A?行波進(jìn)位 B.片內(nèi)先行進(jìn)位，片間行波進(jìn)位片內(nèi)行波進(jìn)位，片間先行進(jìn)位 D.片內(nèi)先行進(jìn)位，片間先行進(jìn)位TOC\o"1-5"\h\z就取得操作數(shù)的速度而言，下列尋址方式中速度最快的是 。A?直接尋址 B?相對(duì)尋址 C?立即尋址間接尋址某計(jì)算機(jī)的指令流水線由四個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間分別為90ns、80ns、70ns和60ns,若各段的緩存時(shí)間為10ns,則該計(jì)算機(jī)的時(shí)鐘周期至少是 。A.90ns B.60ns C.70ns D.100ns5?某計(jì)算機(jī)主存容量為64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，按字節(jié)編址。現(xiàn)用2K*8位ROM芯片和4K*4位的RAM芯片來(lái)設(shè)計(jì)，問(wèn)所需的ROM與RAM芯片的片數(shù)分別是 。A. 1、A. 1、15B.2、30C.2、15D.1、30分析計(jì)算題主要涉及變形補(bǔ)碼運(yùn)算及溢出判斷（P.29例17、18）,數(shù)據(jù)相關(guān)性分析（P.165例4,P.175例5、P.183T16）,流水線時(shí)空?qǐng)D及加速比計(jì)算（P.182T12、T13），順序與交叉存貯帶寬的計(jì)算（P.91例5、P.102T8）,二維多級(jí)中斷系統(tǒng)的分析（P.249例1、P.269T6.T10）,尋址方式及其有效地址的計(jì)算（P.118例3、P.125T6）,Cache的指標(biāo)計(jì)算（P.94例6、P.102T9、T10）等。1?已知x=0.11011,y=—0.10001,用變形補(bǔ)碼計(jì)算x+y,并指出結(jié)果是否溢出。說(shuō)明以下組指令分別存在哪種類型的數(shù)據(jù)相關(guān)？LADRl,MEM；MEM—R1,MEM是存儲(chǔ)單元ADDRl,R2 ；（Rl）+（R2）—R13?參考下圖所示的二維中斷系統(tǒng)（IM=1為屏蔽）。問(wèn)：（1） CPU執(zhí)行設(shè)備E時(shí),IM2,IMl,IM0的狀態(tài)是什么？（2） 說(shuō)明二維中斷系統(tǒng)中不同優(yōu)先級(jí)之間和同一優(yōu)先級(jí)內(nèi)部分別采用什么中斷請(qǐng)求與響應(yīng)方式。（3） 如果圖示優(yōu)先級(jí)顛倒,變?yōu)?級(jí)最低,0級(jí)最高,CPU執(zhí)行設(shè)備E時(shí),IM2,IMl,IM0的狀態(tài)是什么？先電斷輯優(yōu)隊(duì)中邏斷排與制中級(jí)路控高優(yōu)先權(quán)低* 2級(jí)IRI高1級(jí)IR先電斷輯優(yōu)隊(duì)中邏斷排與制中級(jí)路控高優(yōu)先權(quán)低* 2級(jí)IRI高1級(jí)IRCPU0級(jí)IRI設(shè)某計(jì)算機(jī)系統(tǒng)存儲(chǔ)容量為64M,字長(zhǎng)為64位，模塊數(shù)m=4,分別用順序和交叉方式進(jìn)行組織。存儲(chǔ)周期T=100ns,數(shù)據(jù)總線寬度為64位，總線傳送周期t=50ns。求：CPU從存儲(chǔ)器取4個(gè)字時(shí)，順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？已知Cache存貯周期40ns,主存存貯周期200ns,Cache/主存系統(tǒng)平均訪問(wèn)時(shí)間為50ns，求Cache的命中率是多少現(xiàn)有一個(gè)4級(jí)流水浮點(diǎn)加法器有求階差、對(duì)階、尾數(shù)加和規(guī)格化4段，共有10組浮點(diǎn)數(shù)連續(xù)輸入此流水線，假設(shè)時(shí)鐘周期為100ns。1） 畫出流水處理時(shí)空?qǐng)D。2） 求流水線的加速比。綜合題主要涉及存儲(chǔ)器擴(kuò)展分析（P.101T1、T2、T7）、微指令格式分析（P.182T6、T11）、磁盤存儲(chǔ)器的相關(guān)指標(biāo)計(jì)算（P.217例1、P.234T7、T8、T10）等。1、已知某機(jī)采用微程序控制方式，其存儲(chǔ)器容量為2048X32（位）,微程序在整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，微指令格式如圖所示：微指令采用水平型格式，順序控制采用斷定方式，操作控制字段采用字段分段直接編碼，若其包含5組微命令，每組微命令個(gè)數(shù)分別為4個(gè)、6個(gè)、8個(gè)、10個(gè)，12個(gè)。試說(shuō)明微命令的分組原則，并計(jì)算微指令格式中的操作控制、判別測(cè)試和下地址三個(gè)字段各應(yīng)多少位？字段1字段5判別測(cè)試字段下地址字段 操作控制 』 順序控制 >2、CPU有16條地址線，8條數(shù)據(jù)線?，F(xiàn)用4個(gè)2k*8位芯片組成一個(gè)8KB的存儲(chǔ)器，試分析地址0AFFH單元所在芯片覆蓋的區(qū)域地址范圍是多少。3、某磁盤存儲(chǔ)器轉(zhuǎn)速為7200轉(zhuǎn)/分鐘，共有10個(gè)記錄面，每磁道記錄信息為64KB，磁盤存儲(chǔ)區(qū)域內(nèi)徑為20cm，外徑為30cm，共有200道，每扇區(qū)大小為1024B。若系統(tǒng)可掛多達(dá)10臺(tái)這樣的磁盤機(jī)，求：（1）該磁盤存儲(chǔ)器的存儲(chǔ)容量（單位為MB）。（2）磁盤數(shù)據(jù)傳輸速率（單位為MB/s）。（3）給出該系統(tǒng)磁盤地址格式，標(biāo)明各字段起止位。

4、某機(jī)采用微程序控制方式，微指令字