基于FPGA視頻采集中的I2C總線設(shè)計與實現(xiàn)

基于FPGA視頻采集中的I2C總線設(shè)計與實現(xiàn)

隨著科學(xué)技術(shù)的發(fā)展和現(xiàn)代戰(zhàn)爭條件的變化，傳統(tǒng)圖像信號提供的單一服務(wù)已遠(yuǎn)遠(yuǎn)不能滿足現(xiàn)代戰(zhàn)爭的需要。圖像信號由于包含有極其豐富的信息，具有通信效率高、便于記錄、形象逼真、臨場感強(qiáng)等特點，所傳送的信息量遠(yuǎn)遠(yuǎn)超過其他通信手段，所以得到越來越多的重視。在JPEG2000系統(tǒng)下，視頻采集系統(tǒng)是視頻采集功能的FPGA(現(xiàn)場可編程門陣列)前端系統(tǒng)，是視頻圖像處理、應(yīng)用的前項通道。作為視頻采集系統(tǒng)的重要組成部分I2C(InterIntegratedCircuit)總線，早在20世紀(jì)80年代由荷蘭Philips公司研制開發(fā)成功。它是一種簡單、雙向二線制同步串行總線硬件接口。

lI2C總線的特點和協(xié)議

I2C總線協(xié)議作為一個串行總線標(biāo)準(zhǔn)，盡管沒有并行總線的數(shù)據(jù)吞吐能力，但是它的特點和協(xié)議使其有著廣泛的應(yīng)用。其特點和協(xié)議主要有：

只需兩條總線即串行時鐘線(SCL)和串行數(shù)據(jù)線(SDA)，使得IC引腳數(shù)目降低；且連接到總線的器件都是惟一地址、從節(jié)點關(guān)系軟件設(shè)定地址，主節(jié)點可以發(fā)送或者接收數(shù)據(jù)。是真正的多主總線，當(dāng)兩個或更多主節(jié)點同時初始化數(shù)據(jù)傳輸時，可以通過沖突檢測和仲裁防止數(shù)據(jù)被破壞。串行的8位雙向數(shù)據(jù)傳輸速率在標(biāo)準(zhǔn)模式下可達(dá)100Kb／s，快速模式下達(dá)400Kb／s，高速模式下達(dá)3．4Mb／s，連接到相同總線的IC數(shù)量只受到總線的最大電容(400pF)限制。片上的濾波器可以濾去總線數(shù)據(jù)線上的毛刺波，保證數(shù)據(jù)完整。

一般在總線不忙的情況下，數(shù)據(jù)傳送才能開始，在數(shù)據(jù)傳送期間，無論何時時鐘線為高，數(shù)據(jù)線必須保持穩(wěn)定，而且數(shù)據(jù)線和時鐘都必須保持為高電平。當(dāng)時鐘線為高時，數(shù)據(jù)線的變化將認(rèn)為是傳送的開始或停止，在這里，數(shù)據(jù)線由高到低的變化決定開始條件。而且數(shù)據(jù)線由低到高的變化決定停止條件。在滿足開始條件后，串行時鐘線(SCL)為低電平期間，串行數(shù)據(jù)線(SDA)允許發(fā)生變化，但每位數(shù)據(jù)需一個時鐘脈沖，當(dāng)串行時鐘線(SCL)為高電平時，串行數(shù)據(jù)線(SDA)必須穩(wěn)定，不能發(fā)生任何變化。主控器在應(yīng)答時鐘脈沖高電平期間釋放串行數(shù)據(jù)線(SDA)線高，轉(zhuǎn)由接收器控制。受控器在應(yīng)答時鐘脈沖高電平期間必須拉低串行數(shù)據(jù)線(SDA)線，使穩(wěn)定的低電平作為有效應(yīng)答。

2系統(tǒng)結(jié)構(gòu)設(shè)計

現(xiàn)有一些可編程視頻輸入處理芯片，如：SAA7111，它的配置是通過I2C總線實現(xiàn)的，這種總線接口協(xié)議解決了設(shè)計數(shù)字控制電路時所遇到的許多接口問題，大大降低了視頻輸入處理部分的設(shè)計難度。因此，它被廣泛應(yīng)用于視頻桌面系統(tǒng)、圖像多媒體、數(shù)字電視、圖像處理、視頻電話和音頻等領(lǐng)域。SAA7111芯片作為視頻的輸入處理部分，用來實現(xiàn)模擬輸入視頻信號的數(shù)字化。系統(tǒng)上電時，F(xiàn)PGA首先從外部配置芯片中讀取配置數(shù)據(jù)，進(jìn)入工作模式狀態(tài)。隨后I2C配置模塊完成對SAA7111的初始化。初始化結(jié)束后，F(xiàn)PGA等待采集圖像的命令，F(xiàn)PGA收到采集命令后，視頻信號將進(jìn)入視頻解碼器SAA7111進(jìn)行A／D轉(zhuǎn)換，以將模擬信息變成標(biāo)準(zhǔn)的YUV數(shù)字圖像信息。系統(tǒng)功能框圖如圖1所示。

3I2C總線的實現(xiàn)方法

在對I2C總線設(shè)計中，通過SAA7111上的I2C接口對其工作方式寄存器進(jìn)行設(shè)置實現(xiàn)其功能。SAA7111是一款功能強(qiáng)大的模擬前端和數(shù)字視頻譯碼器，常應(yīng)用在嵌入式視頻應(yīng)用的高度集成的電路中。內(nèi)部包含兩路模擬處理通道，能實現(xiàn)視頻源的選擇、抗混疊濾波、A／D轉(zhuǎn)換、自動嵌位、自動增益控制、時鐘產(chǎn)生、多制式解碼以及亮度、對比度和飽和度的控制，從而將PAL，NTSC等不同制式的模擬復(fù)合視頻數(shù)據(jù)解碼成亮度、色度和相關(guān)同步的數(shù)字信號。SAA7111內(nèi)有32個寄存器(SLLbaddress00～1FH)，其中22個是可編程的。其中，OOH，1A～lCH，lFH是只讀寄存器。00H描述的是芯片版本信息；1A～1CH是文本信息檢測和解碼寄存器，一般很少用到；lFH用來描述芯片的狀態(tài)。02H～12H是可讀／寫寄存器，其中：02H～05H是模擬輸入控制寄存器，02H用于設(shè)置模擬視頻信號輸入方式(共8種)；03H～05H用于設(shè)置增益控制方式；06H～12H主要用于設(shè)置解碼方式，通過配置這些寄存器可以設(shè)置行同步信號的開始和結(jié)束位置，并可確定亮度、色度、飽和度的大小以及輸出圖像數(shù)據(jù)信號的格式。01H，13H～19H，1DH～1EH寄存器保留使用。

由于SAA7111加電復(fù)位之后，各寄存器處于不確定狀態(tài)，因此需要采用I2C總線協(xié)議由FPGA作為主方對SAA7111的相關(guān)寄存器進(jìn)行設(shè)置。從SAA7111的四個模擬輸入端AIll，AI12，AI21，AI22的某一引腳輸入的視頻圖像信號經(jīng)模擬處理后，一路可通過緩沖器輸出到AOUT端用于監(jiān)視，另一路經(jīng)A／D轉(zhuǎn)換器后則產(chǎn)生數(shù)字色度信號和亮度信號。在分別進(jìn)行亮度信號處理和色度信號處理后，其亮度信號處理結(jié)果的一路將送到色度信號處理器進(jìn)行綜合處理，產(chǎn)生的Y和UV信號經(jīng)格式化后從VPO(16位)輸出；另一路則進(jìn)入同步分離器，并經(jīng)數(shù)字PLL產(chǎn)生相應(yīng)的行和場同步信號HS和VS。同時，PLL將驅(qū)動時鐘發(fā)生器，以產(chǎn)生HS鎖定的時鐘信號LLC和LLC2，SAA7111的所有功能均是在I2C總線控制下完成的。SA-A7111相應(yīng)的寄存器初始化值見表1。

I2C總線控制讀／寫操作過程如表2、表3所示(S：開始，Sr：重開始，P：停止，-S：從設(shè)備，-M：主設(shè)備，W：寫位，R：讀位)：

在設(shè)計中主要實現(xiàn)以下四種功能：開始條件功能、字節(jié)發(fā)送功能、應(yīng)答條件功能和停止條件功能。四種功能信號的時序和數(shù)據(jù)總線傳遞如圖2、圖3所示。

為了完成上述要求和功能，本文采用VHDL語言編寫邏輯的方法來模擬I2C總線接口時序邏輯，配置數(shù)據(jù)可以由主機(jī)發(fā)送，也可以預(yù)先存放，同時用VHDL編寫時序邏輯對SAA7111進(jìn)行初始化配置。根據(jù)設(shè)計要求，在不同的進(jìn)程下對串行時鐘線(SCL)和串行數(shù)據(jù)線(SDA)進(jìn)行設(shè)計。時鐘信號源采用10MHz的晶振，分頻后作為進(jìn)程激勵信號，基本能夠滿足SAA7111芯片的數(shù)據(jù)率要求。但如果在一些更高速的情況下，需要快速通過I2C總線對被控器件進(jìn)行設(shè)置，這里只需將行時鐘線(SCL)和串行數(shù)據(jù)線(SDA)的頻率進(jìn)行修改即可，其接口控制如圖4所示。

4設(shè)計仿真結(jié)果

設(shè)計中利用QuartusⅡ集成環(huán)境采用VHDL語言實現(xiàn)了I2C總線對SAA7111中集成的symbol進(jìn)行實驗仿真。reset信號為外接復(fù)位信號，時鐘信號根據(jù)需要外接所需頻率時鐘信號(clk)，并根據(jù)要求對信號進(jìn)行16分頻作為進(jìn)程激勵信號(clkin)。對于上述初始化數(shù)據(jù)，仿真波形如圖5所示仿真結(jié)果輸出正確后，配置與電路設(shè)計相符的入／輸出引腳。根據(jù)測試結(jié)果，該設(shè)計可以穩(wěn)定可靠地對SAA7111進(jìn)行參量控制，如果需要修改只需更換程