基于FPGA控制AD9854產(chǎn)生正弦波

基于FPGA控制AD9854產(chǎn)生正弦波ad9854工作原理AD9854采用80腳LQFP封裝，其內(nèi)部共有40個(gè)8位的控制寄存器，分別用來控制輸出信號(hào)頻率、相位、幅度、步進(jìn)斜率等，以及一些特殊控制位。下表給出了控制寄存器的分布情況。AD9854能夠產(chǎn)生多種形式的額輸出信號(hào)，工作模式的選擇是通過對(duì)控制寄存器IFH中的三個(gè)位（Mode2、Mode1、Mode0）的控制來實(shí)現(xiàn)的。見下表。事實(shí)上，除上述工作方式外，通過不同工作方式的組合控制，還可以產(chǎn)生更多的輸出信號(hào)形式（例如，非線性調(diào)頻信號(hào)）。下面分別予以介紹。單頻模式（SingleTone）這是AD9854復(fù)位后的缺省工作模式。輸出頻率由寫入控制寄存器04H~09H中的48位頻率調(diào)諧字1（FrequcncyTuningWordI--FTW）決定，相位由控制寄存器00H~01H中的14位相位調(diào)諧字決定，1和Q通道的輸出信號(hào)幅度可分別由控制寄存器21H~22H、23H~24H中的兩個(gè)12位幅度調(diào)整控制字決定。此時(shí)，頻率調(diào)諧字2（FTW2，0AH~0DH）和相位調(diào)諧字2（02H~03H）不用。頻率調(diào)諧字（FTW）=（fout&TImes;2N）/fsysglk其中，fout;輸出信號(hào)頻率（0~fsysglk/2）;N，相位累加器的分辨率，這里是48位；fsysglk，系統(tǒng)時(shí)鐘。值得注意的是，1和Q通道的輸出在任何時(shí)侯都是正交的。另外，所有頻率的改變都是相位連續(xù)的。頻移鍵控模式（FSK）兩個(gè)頻率F1、F2分別由FTW1和FTW2中的值決定，輸出哪個(gè)頻率由Pin29的電平?jīng)Q定。Pin29為“0“，輸出F1;Pin29為“I”輸出F2。頻率漸變FSK（RampedFSK）AD9854提供一種頻率漸變的FSK輸出模式，可改善輸出信號(hào)的帶寬性能。其輸出濾形與傳統(tǒng)的FSK的差別見圖1。此時(shí)，頻率由Fl到F2的變化不是突變的，而是按一定的斜宰逐漸從F1變化到F2.該斜率由20位的漸變速率時(shí)鐘（RampRateClock-RRC，1AH~1CH）和48位的頻率步進(jìn)字《（DetaFrequencyWord--DFW，10H~15H）寄存器中的值共同決定。FTW1寄存器中置低頻控制字，F(xiàn)TW2寄存器中置高頻控制字;RRC寄存器中置漸變過程中每個(gè)中間頻率的持續(xù)時(shí)間控制字。48位的DFW寄存器中的值決定了每次頻率步進(jìn)量。頻率的上升或下降由Pin29上的電平?jīng)Q定。Pin29為“0”，上升：Pin29為“1“，下降。當(dāng)?shù)竭_(dá)終點(diǎn)頻率后則停止?jié)u變并保持該終點(diǎn)頻率。A.自動(dòng)三角波形頻率輸出。若置位控制寄存器1FH中的Triangle位，則無(wú)需Pin29腳上的電平控制，AD9854就能按照RRC和DFW寄存器中的設(shè)置產(chǎn)生從Fl到F2，然后立刻再?gòu)腇2到F1的鋸齒形頻率輸出。B.控制位CLRACCI（］FH寄存器中）：當(dāng)該位置“1”時(shí)，則停止現(xiàn)行的頻率漸變過程，回到起始頻率重新開始下一個(gè)漸變過程。C.控制位CLRACC2（1FH寄存器中）：該位置“1”時(shí)，AD9854輸出直流信號(hào)（0Hz）。二位相移鍵控模式{BPSK）這種工作方式的控制類似于FSK模式。兩個(gè)輸出相位P1和P2分別由兩個(gè)14位相位調(diào)整控制字寄存器（00H~0lH，02H~03H）決定;Pin29上的電平?jīng)Q定用哪個(gè)作起始相位。輸出信號(hào)的煩率由FTW1寄存器中的值決定。相位分辨率=360度/2的14次方=0.022033691度線性調(diào)頻模式（FMChirp）AD9854按用戶所要求的頻率分辨率、調(diào)頻斜率、掃頻方向和頻宰范圍產(chǎn)生精確的線性或非線性調(diào)頻信號(hào)。此時(shí)，寄存器FTWl中裝入的值決定起點(diǎn)頻率;頻率步進(jìn)量由寄存器DFW決定;中間頻率持續(xù)時(shí)間由寄存器RRC決定，Pin29為“保持（Hoid）”功能，高電平時(shí).Chirp過程暫停，輸出頻率保持此前值不變，直至Pin29又重新變?yōu)榈碗娖胶?，再以原來的斜率繼續(xù)原Chirp過程。需要注意的是，Chirp模式只規(guī)定了起點(diǎn)頻率，而沒有設(shè)定終點(diǎn)頻率，所以需要由用戶來決定何時(shí)停止該過程。若沒有及時(shí)發(fā)出停止指令，頻率會(huì)持續(xù)上升到fsysglk/2為止。AD9854應(yīng)用電路圖這里采用了AD9854這款DDS芯片，它在300MHz時(shí)鐘驅(qū)動(dòng)下，按照乃奎斯特采樣定律可以產(chǎn)生最高150MHz的信號(hào)，為了得到信號(hào)較好的頻率則一般只得到最高100MHz的信號(hào)。若要得到高于100MHz的信號(hào)，則可采用其高次諧波得到?；贏D9854的信號(hào)發(fā)生電路如圖所示：鍵盤共設(shè)有16個(gè)鍵，由P1.0～P1.3四條行線和P1.4～P1.7四條列線構(gòu)成。其中包括數(shù)字鍵、單位鍵及功能鍵，用來對(duì)所需信號(hào)的頻率、幅度及功能進(jìn)行控制，最后輸出的信號(hào)頻率、幅度等信息通過液晶顯示屏顯示出來。顯示部分采用國(guó)顯公司的GXM1602NSL液晶模塊，它的核心是HD44780。與W78E58的數(shù)據(jù)傳輸采用8位并行傳輸，可顯示兩行共32個(gè)點(diǎn)陣字符。HD44780支持用戶自定義字符，故可以通過編程將頻率、幅度、波形等漢字及數(shù)字信息顯示出來。還采用了通信接口（RS232）與PC機(jī)相聯(lián)，PC機(jī)的控制命令可以通過TXD（Pin10）和RXD（Pin11）與W78E58進(jìn)行交互，控制信號(hào)源的輸出。基于FPGA控制AD9854產(chǎn)生正弦波用FPGA控制AD9854產(chǎn)生雷達(dá)信號(hào)源，這里主要向大家介紹如何在FPGA中利用verilog語(yǔ)言（硬件描述語(yǔ)言）控制AD9854產(chǎn)生正弦波。由于我們采用SPI總線的形式實(shí)現(xiàn)，主要涉及到時(shí)鐘信號(hào)、片選信號(hào)以及正弦波的控制字編寫。首先向大家展示一下頂層框圖，我們是在QUARTUSII8.1環(huán)境下運(yùn)行的。具體見圖一：從上圖可以看出，基于FPGA控制產(chǎn)生正弦波，主要包含以下幾部分：A：時(shí)鐘分頻部分；B：DDS控制信號(hào)部分；C：AD9854控制字部分。（一）時(shí)鐘分頻部分由于我們從外部輸入的為50MHZ，而對(duì)于SPI總線，根據(jù)其協(xié)議，時(shí)鐘一般為100KHZ或者400KHZ，我們用的是10MHZ，涉及到5分頻電路設(shè)計(jì)。具體設(shè)計(jì)見下圖所示：（二）DDS控制信號(hào)部分AD9854芯片的復(fù)位信號(hào)，模式選擇信號(hào)以及片選信號(hào)，都在這部分包含，在這里我們將模式選擇和波形關(guān)鍵字信號(hào)引腳，直接引至地線處理。