第1章數(shù)字電路基礎(chǔ)知識

2023/10/812.4.1

TTL與非門2.4.2集成門電路電氣特性及主要參數(shù)

2.4TTL門電路2.4.4其他類型的TTL集成門電路

2.4.3抗飽和TTL與非門

返回結(jié)束放映2023/10/82復(fù)習(xí)什么是高電平？什么是低電平？什么是狀態(tài)賦值？什么是正邏輯？什么是負(fù)邏輯？二極管與門、或門有何優(yōu)點(diǎn)和缺點(diǎn)？2023/10/832.3TTL反相器

TTL集成邏輯門電路的輸入和輸出結(jié)構(gòu)均采用半導(dǎo)體三極管，所以稱晶體管—晶體管邏輯門電路，簡稱TTL電路。

TTL電路的基本環(huán)節(jié)是反相器。簡單了解TTL反相器的電路及工作原理，重點(diǎn)掌握其特性曲線和主要參數(shù)（應(yīng)用所需知識）。2023/10/84每一個(gè)發(fā)射極能各自獨(dú)立形成正向偏置的發(fā)射結(jié)，并可使三極管進(jìn)入放大或飽和區(qū)。 多發(fā)射極三極管

1．TTL與非門的電路結(jié)構(gòu)及工作原理

有0.3V箝位于1.0V全為3.6V集電結(jié)導(dǎo)通返回2.4.1TTL與非門2023/10/85三輸入TTL與非門電路(a)電路(b)邏輯符號全1輸出0有0輸出11V2.1V2023/10/86(1)輸入級NPN當(dāng)輸入低電平時(shí)，

uI=0.3V，發(fā)射結(jié)正向?qū)ǎ?/p>

uB1=1.0V當(dāng)輸入高電平時(shí)，

uI=3.6V，發(fā)射結(jié)受后級電路的影響將反向截止。uB1由后級電路決定。NNP2023/10/87(2)中間級反相器VT2實(shí)現(xiàn)非邏輯反相輸出同相輸出向后級提供反相與同相輸出。輸入高電壓時(shí)飽和輸入低電壓時(shí)截止2023/10/88(3)輸出級（推拉式輸出）VT3為射極跟隨器低輸入高輸入飽和截止低輸入高輸入截止導(dǎo)通2023/10/892.工作原理（1）當(dāng)輸入高電平時(shí)，

uI=3.6V，VT1處于倒置工作狀態(tài)，集電結(jié)正偏，發(fā)射結(jié)反偏，uB1=0.7V×3=2.1V，VT2和VT4飽和，輸出為低電平uO=0.3V。2.1V0.3V3.6V2023/10/810（2）當(dāng)輸入低電平時(shí)，

uI=0.3V，VT1發(fā)射結(jié)導(dǎo)通，uB1=0.3V+0.7V=1V，VT2和VT4均截止，VT3和VD導(dǎo)通。輸出高電平uO=VCC-UBE3-UD≈5V-0.7V-0.7V=3.6V1V3.6V0.3V2023/10/811(3)采用推拉式輸出級利于提高開關(guān)速度和負(fù)載能力

VT3組成射極輸出器，優(yōu)點(diǎn)是既能提高開關(guān)速度，又能提高負(fù)載能力。當(dāng)輸入高電平時(shí)，VT4飽和，uB3=uC2=0.3V+0.7V=1V，VT3和VD截止，VT4的集電極電流可以全部用來驅(qū)動負(fù)載。當(dāng)輸入低電平時(shí)，VT4截止，VT3導(dǎo)通(為射極輸出器)，其輸出電阻很小，帶負(fù)載能力很強(qiáng)。可見，無論輸入如何，VT3和VT4總是一管導(dǎo)通而另一管截止。這種推拉式工作方式，帶負(fù)載能力很強(qiáng)。

2023/10/8122.4.2集成門電路電氣特性及主要參數(shù)

電壓傳輸特性：輸出電壓uO與輸入電壓uI的關(guān)系曲線。1.曲線分析返回2023/10/8132.輸入輸出電平

(1)輸出高電平UOH下限典型值為3V。(2)輸出低電平UOL

上限典型值為0.3V。2023/10/814(3)開門電平UON一般要求UON≤1.8V(4)關(guān)門電平UOFF一般要求UOFF≥0.8V

在保證輸出為額定低電平的條件下，允許的最小輸入高電平的數(shù)值，稱為開門電平UON。在保證輸出為額定高電平的條件下，允許的最大輸入低電平的數(shù)值，稱為關(guān)門電平UOFF。2023/10/815

(5)閾值電壓UTH

電壓傳輸特性曲線轉(zhuǎn)折區(qū)中點(diǎn)所對應(yīng)的uI值稱為閾值電壓UTH（又稱門檻電平）。通常UTH≈1.4V。

(6)噪聲容限（UNL和UNH

）噪聲容限也稱抗干擾能力，它反映門電路在多大的干擾電壓下仍能正常工作。

UNL和UNH越大，電路的抗干擾能力越強(qiáng)。2023/10/8162023/10/817①低電平噪聲容限（低電平正向干擾范圍）

UNL=UOFF-UIL

UIL為電路輸入低電平的典型值（0.3V）若UOFF=0.8V，則有UNL=0.8-0.3=0.5(V)

②高電平噪聲容限（高電平負(fù)向干擾范圍）

UNH=UIH-UON

UIH為電路輸入高電平的典型值（3V）若UON=1.8V，則有UNH=3-1.8=1.2(V)2023/10/8183.

輸入負(fù)載特性返回

輸入電壓VI隨輸入端對地外接電阻RI變化的曲線，稱為輸入負(fù)載特性曲線。如圖2.4.6所示。

2023/10/819在一定范圍內(nèi)，uI隨RI的增大而升高。但當(dāng)輸入電壓uI達(dá)到1.4V以后，uB1=2.1V，RI增大，由于uB1不變，故uI=1.4V也不變。這時(shí)VT2和VT4飽和導(dǎo)通，輸出為低電平。虛框內(nèi)為TTL與非門的部分內(nèi)部電路

2023/10/820RI不大不小時(shí)，工作在線性區(qū)或轉(zhuǎn)折區(qū)。RI較小時(shí)，關(guān)門，輸出高電平；RI

較大時(shí)，開門，輸出低電平；ROFFRONRI→∞懸空時(shí)？2023/10/821

(1)關(guān)門電阻ROFF

——在保證門電路輸出為額定高電平的條件下，所允許RI

的最大值稱為關(guān)門電阻。典型的TTL門電路ROFF≈0.7kΩ。

(2)開門電阻RON——在保證門電路輸出為額定低電平的條件下，所允許RI

的最小值稱為開門電阻。典型的TTL門電路RON≈2kΩ。數(shù)字電路中要求輸入負(fù)載電阻RI≥RON或RI≤ROFF

，否則輸入信號將不在高低電平范圍內(nèi)。振蕩電路則令ROFF≤RI≤RON使電路處于轉(zhuǎn)折區(qū)。2023/10/822

綜上所述，改變電阻RI時(shí)，可改變門電路的輸出狀態(tài)。維持輸出高電平的RI最大值稱為關(guān)門電阻，用ROFF表示，其值約為700Ω。只要RI＜ROFF，與非門便處于關(guān)閉狀態(tài)。同樣，維持輸出低電平的RI的最小值稱為開門電阻，用RON表示，其值約為2.1KΩ。只要RI＞RON，與非門便處于開通狀態(tài)。

2023/10/8234.輸出負(fù)載特性

指輸出電壓與輸出電流之間的關(guān)系曲線。

(1)輸出高電平時(shí)的輸出特性負(fù)載電流iL不可過大，否則輸出高電平會降低。

輸出高電平時(shí)的輸出特性（a）電路（b）特性曲線拉電流負(fù)載2023/10/824輸出低電平時(shí)的輸出特性（a）電路（b）特性曲線(2)輸出低電平時(shí)的輸出特性負(fù)載電流iL不可過大，否則輸出低電平會升高。一般灌電流在20mA以下時(shí)，電路可以正常工作。典型TTL門電路的灌電流負(fù)載為12.8mA。灌電流負(fù)載2023/10/8255.平均傳輸延遲時(shí)間tpd

平均傳輸延遲時(shí)間tpd表征了門電路的開關(guān)速度。tpd=（tpLH+tpHL）/2

TTL與非門的傳輸延遲時(shí)間

返回2023/10/8266.功耗

7.延時(shí)－功耗積

功耗是門電路重要參數(shù)之一。功耗有靜態(tài)功耗和動態(tài)功耗之分。

理想的數(shù)字電路或系統(tǒng)，希望它既有高速度，同時(shí)功耗又低。在實(shí)際中，要實(shí)現(xiàn)這種理想情況是較難的。一種綜合性的指標(biāo)叫做延時(shí)—功耗積，它等于傳輸延遲時(shí)間和門電路功耗的乘積。一個(gè)邏輯器件的延時(shí)—功耗積越小，表明它的特性愈接近于理想情況。

2023/10/8272．TTL門電路主要參數(shù)的典型數(shù)據(jù)74系列TTL門電路主要參數(shù)的典型數(shù)據(jù)參數(shù)名稱典型數(shù)據(jù)

導(dǎo)通電源電流ICCL

≤10mA

截止電源電流ICCH

≤5mA

輸出高電平UOH

≥3V

輸出低電平UOL

≤0.35V

輸入短路電流IIS

≤2.2mA

輸入漏電流IIH

≤70μA

開門電平UON

≤1.8V

關(guān)門電平UOFF

≥0.8V

平均傳輸時(shí)間tpd

≤30ns2023/10/828作業(yè)題2-2返回2023/10/829返回2.4.3抗飽和TTL與非門

為了提高開關(guān)速度，圖2.4.10所示電路與圖2.4.1電路相比有兩處作了明顯改進(jìn)，引入了抗飽和的肖特基三極管，增加了有源泄放回路。肖特基三極管的引入主要是為了提高電路的開關(guān)速度。肖特基三極管屬于一種抗飽和的三極管，是在普通三極管的基極和集電極之間并上一個(gè)肖特基二極管SBD，其結(jié)構(gòu)如圖2.4.11所示。2023/10/8302023/10/831SBD有下述特點(diǎn)：1.開啟電壓低，約為0.3～0.4V。2.它幾乎沒有電荷存儲效應(yīng)，不會引起附加延遲時(shí)間。這是因?yàn)閷?dǎo)電的多子

—

電子由N型半導(dǎo)體注入到金屬直接成為漂移電流后形成正向電流，因此沒有少子產(chǎn)生的存儲電荷。3.易于制造。制造工藝和TTL電路的常規(guī)工藝相容。

2023/10/832

將SBD接入普通三極管的基極和集電極之間，可有效地抑制三極管進(jìn)入深飽和狀態(tài)。由圖2.4.11可知，隨基極偏置電流IB增加，T管將從放大狀態(tài)進(jìn)入飽和狀態(tài)。集電極電位VC隨IB上升而下降。當(dāng)三極管CE之間的電壓VCE降至0.3V時(shí)，VBC接近0.4V，SBD趨于導(dǎo)通，IB繼續(xù)增加的部分將被SBD旁路，三極管T的飽和深度不會再增加，確保三極管工作在淺飽和工作狀態(tài)。這樣當(dāng)三極管關(guān)斷時(shí)從飽和轉(zhuǎn)為截止的時(shí)間縮短了，從而使集成電路的開關(guān)速度得到提高。

2023/10/833提高電路開關(guān)速度的措施之二是增加了有源泄放電路。有源泄放回路由T6管和R6、R7組成，其主要作用如下：當(dāng)輸入由低電平全部變成高電平時(shí)，與非門處于開態(tài)。這時(shí)T6基極通過R6接到T2發(fā)射極，而T5基極直接接到T2發(fā)射極。所以在跳變瞬間IE2絕大部分流入T5基極，使T5比T6優(yōu)先導(dǎo)通，且使T5迅速飽和，從而縮短了開通時(shí)間ton。T5飽和后，IE2被T6分流，使T5基極電流減小，從而減輕了飽和程度，使T5處于淺飽和狀態(tài)，為縮短存儲時(shí)間ts創(chuàng)造了條件。當(dāng)輸入由高電平變成低電平時(shí)，T2截止，T5、T6隨之截止。但在T5存儲電荷泄放前，T6仍導(dǎo)通，T6為T5存儲電荷提供一條低阻泄放回路，從而使T5截止加速，縮短了ts及toff。由以上分析可知，有源泄放回路加速了T5的導(dǎo)通和關(guān)斷，從而提高了整個(gè)電路的開關(guān)速度。

2023/10/8342.4.4其他類型的TTL集成門電路返回為何要采用集電極開路門呢？

推拉式輸出電路結(jié)構(gòu)存在局限性。首先，輸出端不能并聯(lián)使用。若兩個(gè)門的輸出一高一低，當(dāng)兩個(gè)門的輸出端并聯(lián)以后，必然有很大的電流同時(shí)流過這兩個(gè)門的輸出級，而且電流的數(shù)值遠(yuǎn)遠(yuǎn)超過正常的工作電流，可能使門電路損壞。而且，輸出端也呈現(xiàn)不高不低的電平，不能實(shí)現(xiàn)應(yīng)有的邏輯功能。

1.集電極開路門（OC門）

2023/10/835

推拉式輸出級并聯(lián)的情況01很大的電流不高不低的電平：1/0?2023/10/836

其次，在采用推拉式輸出級的門電路中，電源一經(jīng)確定（通常規(guī)定為5V），輸出的高電平也就固定了（不可能高于電源電壓5V），因而無法滿足對不同輸出高電平的需要。

集電極開路門（簡稱OC門）就是為克服以上局限性而設(shè)計(jì)的一種TTL門電路。

2023/10/837(1)電路結(jié)構(gòu)：輸出級是集電極開路的。1．集電極開路門的電路結(jié)構(gòu)(2)邏輯符號：用“

”表示集電極開路。

集電極開路的TTL與非門（a）電路（b）邏輯符號集電極開路2023/10/838

(3)工作原理：當(dāng)VT3飽和，輸出低電平UOL＝0.3V；當(dāng)VT3截止，由外接電源E通過外接上拉電阻提供高電平UOH＝E。

因此，

OC門電路必須外接電源和負(fù)載電阻，才能提供高電平輸出信號。2023/10/839

(1)OC門的輸出端并聯(lián)，實(shí)現(xiàn)線與功能。

RL為外接負(fù)載電阻。

OC門的輸出端并聯(lián)實(shí)現(xiàn)線與功能

Y1Y2Y000010100111Y1