Alitum-designer-電子設計基礎知識_第1頁
Alitum-designer-電子設計基礎知識_第2頁
Alitum-designer-電子設計基礎知識_第3頁
Alitum-designer-電子設計基礎知識_第4頁
Alitum-designer-電子設計基礎知識_第5頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

AltiumDesigner——電子設計基礎知識印制電路板（PCB）的設計流程：利用EDA工具設計PCB；基本流程：原理圖表達電路設計方案；網表是原理圖與印制板直接的紐帶；（忽略）PCB工廠加工制作的基礎；印制板總體設計流程：低速板：<50Mhz原理圖的一般設計流程：PCB設計的一般流程：印制電路的技術發(fā)展水平：國內生產廠商的加工水平：PCB設計基本概念：PCB線寬與電流的關系：印制板的基本設計準則：抗干擾設計原則；電源線的設計：選擇合適的電源；盡量加寬電源線；保證電源線、底線走向和數(shù)據(jù)傳輸方向一致；使用抗干擾元器件（磁珠、電源濾波器等）；電源入口添加去耦電容（10-100uf）；電線的設計：模擬地和數(shù)字地分開；盡量采用單點接地；盡量加寬地線；將敏感電路連接到穩(wěn)定的接地參考源；對PCB板進行分區(qū)設計，把高帶寬的噪聲電路與低頻電路分開；盡量減少接地環(huán)路的面積；元器件的配置：不要有過長的平行信號線；保證PCB的時鐘發(fā)生器、晶振、CPU的時鐘輸入端盡量靠近，同時遠離其他低頻器件；元器件應圍繞核心器件進行配置，盡量減小引線長度；對PCB進行分區(qū)布局；考慮PCB板在機箱中位置和方向；縮短高頻元器件之間的引線；去耦電容的配置：每十個集成電路要加一片充放電電容；引線式電容用于低頻，貼片式電容用于高頻；每個集成芯片要布置一個0.1uf的電容；要對抗噪聲能力弱、關斷時電源變化大的器件要加高頻去耦電容；電容之間不要共用過孔；去耦電容引線不能太長；降低噪聲和電磁干擾的原則：盡量采用45°（？）折線而不是90°折線；用串聯(lián)電阻的方法來降低電路信號邊沿的跳變速率；石英晶振的外殼要接地；閑置不用的門電路不用懸空（運放：正輸入端接地，負輸入端接輸出端）；時鐘線垂直于IO線時干擾小；盡量讓時鐘線周圍的電動勢趨于零；IO驅動電路盡量靠近PCB邊緣；任何信號不要形成環(huán)路；對高頻板，電容的分布電感不能忽略，電感的分布電容也不能忽略；通常功率線、交流線盡量布置在和信號線不同的板子上；其他設計原則：CMOS的未使用引腳要通過電阻接地或接電源（懸空很危險？？）；用RC（R：1-2K；C：2.2-47uf）電路來吸收繼電器等元件的放電電流；總線上加10K左右的上拉電阻有助于抗干擾；采用全譯碼有更好的抗干擾性；元器件不用引腳通過10K電阻接電源；總線盡量短，盡量保持一樣長度；

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論