看看ARM處理器存儲(chǔ)訪問一致性問題

第第頁(yè)看看ARM處理器存儲(chǔ)訪問一致性問題

1.3DMA造成的數(shù)據(jù)不一致問題DMA操作直接訪問主存，而不會(huì)更新cache和WriteBuffer中相應(yīng)的內(nèi)容，這樣就可能造成數(shù)據(jù)的不一致。

如果DMA從主存中讀取的數(shù)據(jù)已經(jīng)包含在cache中，而且cache中對(duì)應(yīng)的數(shù)據(jù)已經(jīng)被更新，這樣DMA讀到的將不是系統(tǒng)中最新的數(shù)據(jù)。同樣DMA寫操作直接更新主存中的數(shù)據(jù)，如果該數(shù)據(jù)已經(jīng)包含在cache中，則cache中的數(shù)據(jù)將會(huì)比主存中對(duì)應(yīng)的數(shù)據(jù)“老”，也將造成數(shù)據(jù)的不一致。

為了避免這種數(shù)據(jù)不一致情況的發(fā)生，根據(jù)系統(tǒng)的具體情況，執(zhí)行下面操作序列中的一種或幾種：

1）將DMA訪問的存儲(chǔ)區(qū)域設(shè)置成非緩沖的，即uncachable及unbufferable；2）將DMA訪問的存儲(chǔ)區(qū)域所涉及數(shù)據(jù)cache中的塊設(shè)置成無(wú)效，或者清空數(shù)據(jù)cache；3）清空WriteBuffer（執(zhí)行WriteBuffer中延遲的所有寫操作）；4）在DMA操作期間限制處理器訪問DMA所訪問的存儲(chǔ)區(qū)域。1.4指令預(yù)取和自修改代碼在ARM中允許指令預(yù)取，在CPU執(zhí)行當(dāng)前指令的同時(shí)，可以從存儲(chǔ)器中預(yù)取其后若干條指令，具體預(yù)取多少條指令，不同的ARM實(shí)現(xiàn)中有不同的數(shù)值。

當(dāng)用戶讀取PC（寄存器）的值時(shí)，返回的是當(dāng)前指令下面第2條指令的地址。比如當(dāng)前執(zhí)行的是第N條指令，當(dāng)用戶讀取PC寄存器的值時(shí)，返回的是指令N+2的地址。對(duì)于ARM指令來(lái)說(shuō)，讀取PC寄存器的值時(shí)，返回當(dāng)前指令地址值加8個(gè)字節(jié)；對(duì)于Thumb指令來(lái)說(shuō)，讀取PC寄存器的值時(shí)，返回當(dāng)前指令地址值加4個(gè)字節(jié)。

2Linux中解決存儲(chǔ)訪問一致性問題的方法

在Linux中，是用barrier()宏來(lái)解決以上存儲(chǔ)訪問一致性問題的，barrier()的定義如下所示：

#definebarrier()__asm____volatile__("":::"memory")另外在barrier()的基礎(chǔ)上還衍生出了很多類似的定義，如：

#definemb()__asm____volatile__("":::"memory")#definermb()mb()#definewmb()mb()#definesmp_mb()barrier()#definesmp_rmb()barrier()#definesmp_wmb()barrier()barrier是內(nèi)存屏障的意思，CPU越過內(nèi)存屏障后，將刷新自己對(duì)存儲(chǔ)器的緩沖狀態(tài)。barrier()宏定義這條語(yǔ)句實(shí)際上不生成任何代碼，但可使gcc在barrier()之后刷新寄存器對(duì)變量的分配。具體分析如下。

概括起來(lái)說(shuō)barrier()起到兩個(gè)作用：

1）告訴編譯器不要優(yōu)化這部分代碼，保持原有的指令執(zhí)行順序；2）告訴CPU執(zhí)行完barrier()之后要進(jìn)行同步操作，更新registers、cache、寫緩存和內(nèi)存中的內(nèi)容