計(jì)算機(jī)組成原理 課件 4 存儲(chǔ)器

Date:02十一月2023第四章存儲(chǔ)器2典型的微機(jī)硬件系統(tǒng)結(jié)構(gòu)圖4.1常用存儲(chǔ)器分類

主存和CPU的聯(lián)系DRARCPU主存讀數(shù)據(jù)總線地址總線寫圖4.1CPU與存儲(chǔ)器的連接結(jié)構(gòu)示意圖

存儲(chǔ)器系統(tǒng)的分層結(jié)構(gòu)中央處理器主存M2輔存M3CacheM1三級(jí)存儲(chǔ)器的結(jié)構(gòu)示意圖高速緩存技術(shù)虛擬存儲(chǔ)技術(shù)虛擬地址空間中的存儲(chǔ)頁(yè)真正內(nèi)存程序可用緩存CPU主存輔存緩存主存輔存主存虛擬存儲(chǔ)器10ns20ns200nsms虛地址邏輯地址實(shí)地址物理地址主存儲(chǔ)器（速度）（容量）圖4.3半導(dǎo)體存儲(chǔ)器組成框圖

圖4.4雙譯碼存儲(chǔ)器結(jié)構(gòu)

13

衡量?jī)?nèi)存的主要參數(shù)：

存儲(chǔ)容量14芯片15存儲(chǔ)芯片的基本結(jié)構(gòu)譯碼電路存儲(chǔ)體讀寫電路讀/寫控制線地址線……數(shù)據(jù)線……片選線芯片容量1K×4位16K×1位8K×8位地址線（單向）數(shù)據(jù)線（雙向）104141138模仿練習(xí)17問(wèn)題存儲(chǔ)器如何擴(kuò)充？擴(kuò)充的方法又有哪些呢？18

現(xiàn)有1K

×

4位存儲(chǔ)芯片，如何組成1K

×

8位的存儲(chǔ)器？DD????D0479AA0???1K×41K×4CSWE思考CPUDD????D0479AA0???CSWE19模仿練習(xí)用16K×4位存儲(chǔ)芯片組成16K×8位的存儲(chǔ)器，如何實(shí)現(xiàn)？分析：需要幾片16K×4位的存儲(chǔ)芯片？

畫出連接圖．20

1K

×

8位

1K

×

8位D7D0?????????????????WEA1A0???A9CS0A10

1CS1

現(xiàn)有兩片1K

×

8位存儲(chǔ)芯片，能夠組成多大的存儲(chǔ)器？思考CPU2121模仿練習(xí)用16K×８位存儲(chǔ)芯片組成64K×8位的存儲(chǔ)器，如何實(shí)現(xiàn)？分析：需要幾片16K×８位的存儲(chǔ)芯片？

畫出連接圖．22用16K×8位芯片組成的存儲(chǔ)器64K×8位的存儲(chǔ)器23芯片地址碼地址范圍A19…A11A10A9A8A7…A4A3…A01K×8（1）00000H...003FFH2K×8（2）00400H...007FFHA9A8A7…A4A3…A0000…00…0111…11…1........................000…00…0111…11…1........................A100...01...1XXXXXX...XXXXXXXXXXXX...XXXXXX00000H...003FFH00400H...007FFH內(nèi)存地址空間分配24圖4.61K*4擴(kuò)展成2K*8M/IOWRA0~A9D7~D4CSWE2114

(1)A0~A9D3~D0CSWE2114

(1)A0~A9D7~D4CSWE2114

(2)A0~A9D3~D0CSWE2114

(2)2:4譯碼器A11A10A0~A9D7~D010某計(jì)算機(jī)有地址線18位，數(shù)據(jù)線8位，現(xiàn)選用4K×4位的靜態(tài)RAM芯片組成該機(jī)的內(nèi)存，問(wèn)1、該機(jī)允許的最大內(nèi)存空間多大？2、若設(shè)定基本的芯片模塊容量為32K×8，該機(jī)共需幾個(gè)這樣的模塊？3、每個(gè)模塊內(nèi)包含多少個(gè)4K×4位的RAM芯片？4、主存共需多少個(gè)RAM芯片？CPU如何選擇這些模塊？

256KB816128CPU選擇各模塊的方法是：地址線A14－A0為模塊內(nèi)連接，地址線A17，A16，A15通過(guò)一個(gè)38譯碼器，其輸出端作為8個(gè)模塊的片選端261K×41K×41K×41K×41K×41K×41K×41K×4用幾片1K

×

4位存儲(chǔ)芯片組成4K

×

8位的存儲(chǔ)器討論先位擴(kuò)展再字?jǐn)U展？先字?jǐn)U展再位擴(kuò)展？27281K×41K×41K×41K×41K×41K×41K×41K×4用幾片1K

×

4位存儲(chǔ)芯片組成4K

×

8位的存儲(chǔ)器8根數(shù)據(jù)線12根地址線WEA8A9A0...D7D0……A11A10CS0CS1CS2CS3片選譯碼................29用16K×1位的存儲(chǔ)芯片組成64K×8位的存儲(chǔ)器

32片8片16K×1位8片16K×1位8片16K×1位8片16K×1位例：假設(shè)CPU有16根地址線，8根數(shù)據(jù)線，現(xiàn)有下列存儲(chǔ)芯片：1K*4位RAM，4K*8位RAM，8K*8位RAM，2K*8位ROM，4K*8位ROM，8K*8位ROM及74LS138譯碼器和各種門電路，畫出CPU與存儲(chǔ)器的連接圖。要求：

1.主存地址空間分配

6000H~67FFH為系統(tǒng)程序區(qū)

6800H~6BFFH為用戶程序區(qū)

2.合理選用上述存儲(chǔ)芯片，說(shuō)明各選幾片？

3.詳細(xì)畫出存儲(chǔ)器芯片的片選邏輯圖。30解：第一步：將地址范圍寫成二進(jìn)制代碼，并確定其總?cè)萘?/p>

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00110000000000000

……

……

……01100111111111110110100000000000

……

……

……0110101111111111系統(tǒng)程序區(qū)2K*8用戶程序區(qū)1K*8第二步：根據(jù)地址范圍的容量及該范圍在計(jì)算機(jī)中的應(yīng)用，選擇存儲(chǔ)芯片由6000H~67FFH為系統(tǒng)程序區(qū)，為2K*8位，應(yīng)選擇一片2K*8位ROM

由6800H~6BFFH為用戶程序區(qū)，為1K*8位，應(yīng)選擇兩片1K*4位RAM第三步：分配CPU的地址線將CPU的低11位地址線A10~A0與2K*8位的ROM地址線相連，將CPU的低10位地址線A9~A0與1K*4位的RAM地址線相連，剩下的高位地址與訪存控制信號(hào)共同產(chǎn)生存儲(chǔ)芯片的片選信號(hào)。第四步：由題給出的74LS138譯碼器的輸入邏輯關(guān)系可知，必須保證G1為高電平，G2A、G2B為低電平才能使譯碼器工作。

A15為低，連接到G2A上，A14為高，連接到G1上，MREQ

為低，連接到G2B上。保證了三個(gè)控制端的要求

A13、A12、A11連接到C、B、A上。輸出Y4有效時(shí)，選中一片ROM；Y5有效時(shí)，同時(shí)A10有效為低電平，選中兩片

RAM。讀出時(shí)低電平有效，RAM的