第二章C5000-DSP硬件結(jié)構(gòu)課件

2023/12/7移動電話芯片組的結(jié)構(gòu)模式為"DSP＋CPU＋多頻(GSM和CDMA等)RF前端2023/12/7在歐洲的GSM制式的數(shù)字移動電話手機(jī)中，其基帶處理采用了以DSP為核心的CDSP專用芯片(包括DSP和模擬處理)。國內(nèi)的研發(fā)者也用C54芯片完成了語音編解碼和信道編解碼的功能，并把它們用于CDMA(IS-95)制式中。DSP在數(shù)字移動通信中的應(yīng)用，主要是進(jìn)行數(shù)字基帶信號處理，

包括：

1.信源編碼和解碼(語音編解碼)

2.信道編解碼：卷積編碼、塊交織、維特比譯碼等

3.調(diào)制解調(diào)：QDPSK，GMSK，BPSK/QPSK等

4.其它：均衡、誤差校正、加解密、校驗等。

2023/12/72.1’C54xDSP的主要特點采用修正哈佛結(jié)構(gòu)，片內(nèi)共有8條總線；高度并行和帶有專用硬件邏輯硬件設(shè)計；高度專業(yè)化的指令系統(tǒng)；模塊化結(jié)構(gòu)設(shè)計；先進(jìn)的IC工藝；功耗低、抗核輻射能力的靜電設(shè)計方法。2023/12/7一.TMS32OC54X的主要特性CPU多總線結(jié)構(gòu)（1條程序總線、3條數(shù)據(jù)總線和4條地址總線)40位ALU，包括一個40位桶形移位寄存器和2個獨(dú)立的40位累加器；17×17位的并行乘法器比較、選擇、存儲單元（CSSU)指數(shù)編碼器雙地址生成器2023/12/7存儲器192K可尋址存儲空間片內(nèi)ROM，可配置為程序/數(shù)據(jù)存儲器片內(nèi)雙RAM（DARAM)片內(nèi)單尋址RAM(SARAM)C54X中的DARAM分成若干塊，CPU可在一個機(jī)器周期內(nèi)對其尋址兩次。2023/12/7指令系統(tǒng)單周期重復(fù)和塊指令重復(fù)塊存儲器傳送指令32未長操作數(shù)指令同時讀入2或3個操作數(shù)能并行存儲和并行加載的算術(shù)指令條件存儲指令從中斷快速返回2023/12/7片內(nèi)外設(shè)（片內(nèi)外圍電路）

On-ChipPeripherals

片內(nèi)外設(shè)是集成在芯片內(nèi)部的與外部設(shè)備進(jìn)行信息交換的功能模塊，一般包含I/O,A/D，串行通信等功能模塊軟件可編程等待狀態(tài)發(fā)生器可編程分區(qū)轉(zhuǎn)換邏輯電路時鐘發(fā)生器全雙工串口、時分多路串口、緩沖串口8位并行接口（HPI)總線保持器、外部總線關(guān)斷控制2023/12/7TMS320C542功能框圖2023/12/7TMS320C54X的內(nèi)部硬件組成框圖2023/12/7各種讀/寫訪問總線使用一覽表2023/12/72.2中央處理單元對所用的C54X器件，中央處理單元（CPU)是通用的?；窘M成如下：40位的算術(shù)邏輯單元（ALU)2個40位的累加器移位－16～30位的桶形移位器比較、選擇和存儲單元（CSSU)指數(shù)編碼器CPU狀態(tài)和控制寄存器2023/12/71.‘C54x的算術(shù)邏輯單元（ALU）：

‘C54x/’LC54x使用40-bit的算術(shù)邏輯單元（ALU）和兩個40-bit的累加器（ACCA和ACCB）來完成二進(jìn)制補(bǔ)碼的算術(shù)運(yùn)算。同時ALU也能完成布爾運(yùn)算。ALU可使用以下輸入：16-bit的立即即數(shù)從數(shù)據(jù)存儲器讀出的16-bit字暫存器T中的16-bit值從數(shù)據(jù)存儲器讀出的兩個16-bit字從數(shù)據(jù)存儲器讀出的一個32-bit字從其中一個累加器輸出的40-bit值A(chǔ)LU能起兩個16-bitALUs的作用，且在狀態(tài)寄存器ST1中的C16位置1時，可同時完成兩個16-bit運(yùn)算2023/12/7ALU框圖：2023/12/72.累加器：累加器ACCA和ACCB存放從ALU或乘法器/加法器單元輸出的數(shù)據(jù)，累加器也能輸出到ALU或乘法器/加法器中。執(zhí)行MIN和MAX指令或并行指令LD||MAC時，一個累加器加載數(shù)據(jù)，另一個完成運(yùn)算保護(hù)位作為計算時的頭區(qū)(Headmargin),用作數(shù)據(jù)位余量，以防止自相關(guān)等迭代運(yùn)算時溢出A和B不同之處:A的高16位可作為乘/加單元的一個輸入2023/12/73.桶形移位器40位的桶形移位器是對一些操作進(jìn)行定標(biāo)和標(biāo)準(zhǔn)化‘C54x的桶形移位器有一個與累加器或數(shù)據(jù)存儲器（CB，DB）相連接的40-bit輸入，和一個與ALU或數(shù)據(jù)存儲器（EB）相連接的40-bit輸出。桶形移位器能把輸入的數(shù)據(jù)進(jìn)行0到31bits的左移和0到16bits的右移。所移的位數(shù)由ST1中的移位數(shù)域（ASM）或被指定作為移位數(shù)寄存器的暫存器（TREG）決定。2023/12/73.桶形移位器2023/12/74.輔助寄存器算術(shù)單元

‘C54x通過使用兩個輔助寄存器算術(shù)單元（ARAU0和ARAU1），每周期能產(chǎn)生兩個數(shù)據(jù)存儲器地址。PB總線能把存儲在程序空間的數(shù)據(jù)操作數(shù)（如系數(shù)表）傳送到乘法器和加法器中進(jìn)行乘/累加運(yùn)算，或者在數(shù)據(jù)移動指令（MVPD和READA）中傳送到數(shù)據(jù)空間。這種能力再加上雙操作數(shù)讀的特性，支持單周期3操作數(shù)指令的執(zhí)行，如FIRS指令?！瓹54x還有一組尋址片內(nèi)外設(shè)的片內(nèi)雙向總線，通過CPU接口中的總線交換器與DB和EB相連接。對這組總線的訪問，需要兩個或更多的機(jī)器周期來進(jìn)行讀和寫，具體所需周期數(shù)由片內(nèi)外設(shè)的結(jié)構(gòu)決定。2023/12/7輔助寄存器算術(shù)單元2023/12/75.乘法器/加法器單元乘法器/加法器與一個40-bit的累加器在一個單指令周期里完成17x17-bit的二進(jìn)制補(bǔ)碼運(yùn)算。乘法器/加法器單元由以下部分組成：乘法器，加法器，帶符號/無符號輸入控制，小數(shù)控制，零檢測器，舍入器（二進(jìn)制補(bǔ)碼），溢出/飽和邏輯和暫存器（TREG）。乘法器有兩個輸入：一個是從TREG，數(shù)據(jù)存儲器操作數(shù)，或一個累加器中選擇；另一個則從程序存儲器，數(shù)據(jù)存儲器，一個累加器或立即數(shù)中選擇。另外，乘法器和ALU在一個指令周期里共同執(zhí)行乘/累加（MAC）運(yùn)算且并行ALU運(yùn)算。這個功能可用來確定歐幾里德距離，以及完成復(fù)雜的DSP算法所需要的LMS濾波2023/12/7乘法器/加法器單元2023/12/7比較、選擇和存儲單元（CSSU）完成累加器的高位字和低位字之間的最大值比較，即選擇累加器中較大的字并存儲在數(shù)據(jù)存儲器中，不改變狀態(tài)寄存器ST0中的測試/控制位和傳送寄存器（TRN）的值。同時，CSSU利用優(yōu)化的片內(nèi)硬件促進(jìn)Viterbi型蝶形運(yùn)算。6.比較，選擇和存儲單元（CSSU）2023/12/77.指數(shù)編碼器

指數(shù)編碼器用于支持單周期指令EXP的專用硬件。在EXP指令中累加器中的指數(shù)值能以二進(jìn)制補(bǔ)碼的形式存儲在T寄存器中，范圍為bit-8至31。指數(shù)值定義為前面的冗余位數(shù)減8的差值，即累加器中為消除非有效符號位所需移動的位數(shù)。當(dāng)累加器中的值超過了32bits，該操作將產(chǎn)生負(fù)值。2023/12/78.CPU狀態(tài)和控制寄存器‘C54x有三個狀態(tài)和控制寄存器，它們分別為：狀態(tài)寄存器ST0，狀態(tài)寄存器ST1和處理器方式狀態(tài)寄存器PMST。ST0和ST1包括了各種條件和方式的狀態(tài)，PMST包括了存儲器配置狀態(tài)和控制信息。

ST0ST1PMST2023/12/7C54X主要圍繞8組16-bit總線而建立的：程序總線（PB）傳送從程序存儲器來的指令代碼和立即數(shù)。三組數(shù)據(jù)總線（CB，DB和EB）連接各種元器件，如CPU、數(shù)據(jù)地址產(chǎn)生邏輯、程序地址產(chǎn)生邏輯，片內(nèi)外設(shè)和數(shù)據(jù)存儲器。CB和DB總線傳送從數(shù)據(jù)存儲器讀出的操作數(shù)。EB總線傳送寫入到存儲器中的數(shù)據(jù)。四組數(shù)據(jù)總線（PAB，CAB，DAB和EAB）傳送執(zhí)行指令所需要的地址。

2.3‘C54x的總線結(jié)構(gòu)2023/12/72.3‘C54x的總線結(jié)構(gòu)C54X的總線結(jié)構(gòu)為指令并行執(zhí)行提供硬件支持。利用ARAUO和ARAU1(輔助寄存器算術(shù)單元）在單周期內(nèi)最多產(chǎn)生兩個數(shù)據(jù)存儲器地址，同時讀取兩個操作數(shù)。PB能把存儲在程序空間的數(shù)據(jù)操作數(shù)，傳送到乘/加單元進(jìn)行乘/加操作，或通過數(shù)據(jù)傳送指令（MVPD和READA)傳送到數(shù)據(jù)空間的目的地。使得C54X器件可支持三操作數(shù)指令的執(zhí)行（FIR)C54X還有一條訪問片內(nèi)外設(shè)的總線。該總線通過CPU接口的總線變換器連接到DB和EB，使用該總線讀和寫需要2個和多個周期。2023/12/72.4存儲器空間：‘C54x存儲器由三個獨(dú)立的可選擇空間組成：程序，數(shù)據(jù)和I/O空間。192K×16bit的存儲空間64K字的程序存儲空間、64K字的數(shù)據(jù)存儲空間、64K字的I/O空間所有的’C54x片內(nèi)都包括隨機(jī)訪問存儲器（RAM）和只讀存儲器（ROM）。RAM又分兩種：雙訪問RAM（DARAM）和單訪問RAM（SARAM）。2023/12/7存儲器分配：上表列出了各種C54X片內(nèi)各種存儲器的容量與片外存儲器相比，片內(nèi)存儲器具有不需插入等待狀態(tài)、成本和功耗低等優(yōu)點。2023/12/71.片內(nèi)RAM片內(nèi)ROM一般是映射到程序存儲空間的一部分，某些情況下，也可以同時映射到數(shù)據(jù)存儲器空間的一部分。較小時（2K）的器件，通常包含一個引導(dǎo)裝入程序，可以對更快的RAM或片外RAM進(jìn)行引導(dǎo)。較大的ROM，稱為定制ROM，可對其編程，將用戶的目標(biāo)文件寫入ROM中2023/12/72.片內(nèi)雙重RAM(DARAM)片內(nèi)DARAM是通過分快來進(jìn)行組織的。在每個機(jī)器周期內(nèi)可以被訪問兩次，因此CPU在每個機(jī)器周期內(nèi)可以對同一DARAM塊進(jìn)行讀和寫。一般總是映射到數(shù)據(jù)空間，主要用來存儲數(shù)據(jù)。有時也可以映射到程序空間，用來存儲程序編碼。C54X的并行結(jié)構(gòu)和片內(nèi)RAM的雙尋址能力，使它能夠在一個給定的周期內(nèi)同時執(zhí)行4次存儲器操作：1次取指、讀兩個操作數(shù)和寫一個操作數(shù)。2023/12/73.片內(nèi)單次訪問RAM(SARAM)片內(nèi)SARAM通過分快來進(jìn)行組織的，每一塊在單周期內(nèi)只能進(jìn)行一次訪問。一般映射到數(shù)據(jù)空間，主要用來存儲數(shù)據(jù)。也可以映射程序空間，存儲程序編碼。2023/12/74.存儲器空間程序存儲器空間主要存放要執(zhí)行的指令和執(zhí)行中所用的系數(shù)表。數(shù)據(jù)存儲器存放指令執(zhí)行時所要用到的數(shù)據(jù)。I/O存儲空間主要與存儲器映象外圍設(shè)備相接口，也可作為附加的數(shù)據(jù)存儲空間使用2023/12/72.5程序存儲器C54X器件外部可訪問存儲器為64K字當(dāng)片內(nèi)存儲器映射到程序空間是，只要訪問地址在它們范圍之內(nèi)，器件可以自動訪問片內(nèi)存儲器。當(dāng)程序地址產(chǎn)生單元生成的地址超出了片內(nèi)存儲器的范圍，器件自動產(chǎn)生一個外部訪問。PMST寄存器中MP/C位和OVLY位決定了那些存儲器在程序空間內(nèi)有效。為了增強(qiáng)處理器的性能，對片內(nèi)ROM在細(xì)分若干塊，可以在片內(nèi)ROM的一個塊內(nèi)取指的同時，有在別的塊中讀取數(shù)據(jù)。2023/12/7MemoryMapsforthe’5422023/12/7片內(nèi)ROM程序程序器圖（高2K地址）自舉加載程序；256字μ律壓擴(kuò)表256字A律壓擴(kuò)表256字正弦函數(shù)值查找表中斷向量表2023/12/7C54X器件ROM的分快組織方式2023/12/72.6數(shù)據(jù)存儲器數(shù)據(jù)存儲器的容量為64K字。除了DARAM和SARAM可映射到數(shù)據(jù)空間以外，片內(nèi)ROM頁可以通過設(shè)置PMST寄存器中的DROM位將部分ROM映射到數(shù)據(jù)空間當(dāng)片內(nèi)存儲器映射到數(shù)據(jù)空間時，只要訪問地址在它們范圍之內(nèi)，器件可以自動訪問片內(nèi)存儲器。當(dāng)數(shù)據(jù)地址產(chǎn)生邏輯（DAGEN)單元生成的地址超出了片內(nèi)存儲器的范圍，器件自動產(chǎn)生一個外部訪問。2023/12/72.7數(shù)據(jù)存儲器對數(shù)據(jù)ROM的單操作尋址，包括32位長字操作數(shù)尋址，單個周期就可以完成。若雙操作數(shù)尋址時，如果操作數(shù)駐留在同一塊內(nèi)，則需要2個周期；若在不同塊內(nèi)，則需1個周期。為提高處理器性能，片內(nèi)RAM也細(xì)分成若干快?？稍谕粋€周期內(nèi)從同一塊DARAM中取出兩個操作數(shù)，并將操作數(shù)寫入另一塊DARAM中。數(shù)據(jù)存儲器64K數(shù)據(jù)空間可以通過16位的物理地址進(jìn)行訪問（例如：間接尋址方式），也可以按頁進(jìn)行訪問。（直接尋址方式）。2023/12/7片內(nèi)RAM分塊圖2023/12/7分頁管理數(shù)據(jù)存儲空間64K數(shù)據(jù)存儲空間分成512個數(shù)據(jù)頁（占用9位高地址），每個數(shù)據(jù)頁有128個字（占用7位低地址），狀態(tài)寄存器ST0中的9位數(shù)據(jù)頁指針DP的值確定當(dāng)前使用那個數(shù)據(jù)頁。當(dāng)前數(shù)據(jù)頁中的每一個字則由7位偏移量來指定（含在指令中）。在采用直接尋址方式訪問數(shù)據(jù)存儲器時，不但要指定數(shù)據(jù)頁（確定DP的值），還要指定偏移量（由指令確定）。為了加快數(shù)據(jù)的訪問速度，最好把同類的數(shù)據(jù)放在同一數(shù)據(jù)頁中。2023/12/7分頁管理數(shù)據(jù)存儲器2023/12/7

存儲器映射寄存器C54X有26個CPU寄存器,片內(nèi)外設(shè)寄存器映射到數(shù)據(jù)存儲器空間，這些存儲器駐留在數(shù)據(jù)0頁(數(shù)據(jù)地址0000h-007Fh)存儲器映射的訪問方式可以簡化對它們的訪問，便于上下文轉(zhuǎn)換時存取寄存器，便于在累加器和其它寄存器中傳送信息。CPU寄存器:26個,訪問時不需等待狀態(tài)。外設(shè)寄存器:用于外圍電路的控制和存放數(shù)據(jù),尋址需至少需兩個周期(0020h-005Fh)便箋式RAM:包括32字DARAM,用于各種存儲。均映射到DARAM前1K數(shù)據(jù)存儲器。2023/12/7CPU中存儲器映射寄存器2023/12/72023/12/72.8I/O存儲空間I/O端口和存儲器一樣，都可以看作數(shù)據(jù)源，從邏輯上講，二者沒有本質(zhì)的差異。I/O空間有64K的尋址范圍，且只存在于片外。由于C54X器件外部只有一組地址總線和數(shù)據(jù)總線，因此片外3個存儲空間的訪問是通過存儲器選擇信號PS,DS和IS進(jìn)行的。I/O空間的訪問可通過PORTR和PORTW指令進(jìn)行。2023/12/72.9CPU寄存器的簡單總結(jié)1.中斷寄存器（IMR,IFR):中斷屏蔽寄存器在需要時可以屏蔽掉某些中斷中斷標(biāo)志寄存器指出當(dāng)前中斷的狀態(tài)2.狀態(tài)寄存器(ST0,ST1):ST0和ST1包含C54X器件各種條件和模式的狀態(tài)。ST0包括算術(shù)操作和位操作產(chǎn)生的各種標(biāo)志(OVA,OVB,C和TC).ST0還包括DP和ARP字段，ST1反映處理器運(yùn)行的模式和指令狀態(tài)。見書P27頁2023/12/7CPU寄存器的簡單總結(jié)3累加器(A,B):兩個40位的累加器，每個累加器都是存儲器映射方式，分成累加器低位，累加器高位和累加器保護(hù)位。4暫存器（T):暫存器有許多用處：乘法指令和乘/累加指令的一個操作數(shù)帶有移位操作指令的動態(tài)移位值BITT的一個動態(tài)位地址DADST和DSADT指令中用的轉(zhuǎn)移尺度。用于Viterbi算法ACS操作EXP指令算出的指數(shù)值NORM指令使用T完成數(shù)據(jù)歸一化工作2023/12/7CPU寄存器的簡單總結(jié)5狀態(tài)轉(zhuǎn)移寄存器（TRN):TRN用在Viterbi解碼算法中記錄轉(zhuǎn)移路徑。6輔助寄存器(AR0-AR7):8個16位的輔助寄存器可以被CPU訪問，可以用(ARAU)進(jìn)行修改。輔助寄存器的主要功能時產(chǎn)生數(shù)據(jù)空間的16位地址(間接尋址）可以作為通用寄存器或計數(shù)器。7堆棧指針寄存器(SP):存有系統(tǒng)堆棧棧頂?shù)刂贰P總是指向最后一個壓入堆棧的元素。在中斷、調(diào)用、返回中要使用堆棧2023/12/7CPU寄存器的簡單總結(jié)8循環(huán)緩沖器大小寄存器(BK):在循環(huán)尋址中，ARAU利用16位循環(huán)緩沖器大小寄存器來之名數(shù)據(jù)塊的大小9塊重復(fù)寄存器(BRC,RSA和REA)：當(dāng)一個代碼端要重復(fù)執(zhí)行時，用16位的塊重復(fù)寄存器(BRC)來指明代碼段重復(fù)的次數(shù)塊重復(fù)地址開始寄存器(RSA)存放要重復(fù)執(zhí)行的程序程序器的首地址塊重復(fù)地址結(jié)束寄存器(REA)存放末地址2023/12/7CPU寄存器的簡單總結(jié)10處理器模式狀態(tài)寄存器(PMST):控制C54X的存儲器配置情況，它的內(nèi)部存放存儲器建立始的狀態(tài)和控制信息。11程序計數(shù)器擴(kuò)張寄存器(XPC):2023/12/7兩個通用I/O引腳，/BIO和XF。軟件可編程等待狀態(tài)發(fā)生器。可編程塊切換開關(guān)模塊。硬件定時器;時鐘發(fā)生器6.主機(jī)接口（HPI）：

8bit標(biāo)準(zhǔn)型主機(jī)接口8bit增強(qiáng)型主機(jī)接口16bit增強(qiáng)型主機(jī)接口串口:(同步、緩沖McBSP和時分多路（TDM）

外部總線接口。IEEE1149.1標(biāo)準(zhǔn)掃描邏輯。2.10片內(nèi)外設(shè)：2023/12/71.通用I/O接口引腳每種C54X器件都有兩個通用I/O引腳：分支轉(zhuǎn)移控制輸入引腳BIO外部標(biāo)志輸入引腳XFBIO用來監(jiān)控外圍電路和外部器件的狀態(tài)在時間要求苛刻的循環(huán)中,實時處理不能被打斷時,可以用BIO信號代替中斷根據(jù)該引腳狀態(tài)來決定是否執(zhí)行條件轉(zhuǎn)移XF是一個軟件控制的輸出引腳可用來對外部器件發(fā)信號。通過對ST1中XF字段置位或清零，使XF引腳輸出高電位或低電平XC2,BIOSSBXXFRSBXXF2023/12/72.軟件可編程等待狀態(tài)產(chǎn)生器軟件可編程等待狀態(tài)產(chǎn)生器是便于與慢速的片外存儲器和I/O接口?？蓪⑼獠靠偩€周期延長到7個周期。由16位的軟件等待狀態(tài)寄存器(SWWSR)控制不需任何外部硬件SWWSR有5個3位字段對應(yīng)則5個存儲塊。存儲空間和數(shù)據(jù)空間都被分成2個32KB的存儲塊I/O空間為1個64KB的塊5個塊可分別在SWWSR中設(shè)置0－7個等待狀態(tài)2023/12/73.可編程分區(qū)開關(guān)防止總線競爭，使得存儲器在其它器件驅(qū)動之前，先釋放掉總線。在程序存儲器或數(shù)據(jù)存儲器中，當(dāng)訪問越過存儲器邊界時，可編程塊開關(guān)可以自動插入一個周期。從程序存儲器到數(shù)據(jù)存儲器時，也會插入一個周期塊開關(guān)控制的存儲塊大小是由存儲開關(guān)控制寄存器BSCR確定的2023/12/72.11定時器片內(nèi)定時器是一個軟件可編程定時器用于產(chǎn)生周期性中斷和周期輸出最大分辨能力為一個時鐘周期部分芯片如5402、5420中有兩個定時器，其它芯片中有一個。它的組成框圖如圖：2023/12/7定時器組成框圖2023/12/7定時器主要有3個寄存器所組成：定時器寄存器(TIM):減1計數(shù)器定時器周期寄存器(PRD)：存放時間常數(shù)定時器控制寄存器(TCR)：包含定時器的控制位和狀態(tài)位2023/12/7定時器中斷周期為：定時器中斷頻率為：其中：CLKOUT為CPU時鐘周期TDDR為定時器的分頻系數(shù)PRD為定時器的時間常數(shù)2023/12/7TCR定時器控制寄存器Soft與Free共同決定在調(diào)試器中碰到斷點時定時器如何工作2023/12/7定時器控制寄存器TRB為定時器復(fù)位，當(dāng)向TRB寫入1時，CPU將PRD裝入TIM，將TDDR裝入PSCTSS為定時器停止?fàn)顟B(tài)位，向TSS寫入1停止定時器，向TSS寫入0啟動定時器2023/12/7定時器編程TSS=1，停止定時器設(shè)置PRD打開定時器中斷設(shè)置TCR，包括TDDR，同時TSS=0，TRB=1，啟動定時器2023/12/7裝入程序代碼-BOOTLOADERBOOTLOADER是一段芯片出廠時固化在ROM中的程序代碼，其主要功能是將用戶的程序代碼從外部裝入到片內(nèi)RAM或擴(kuò)展的RAM中，以便高速運(yùn)行。BOOTLOADER一般支持多種程序傳遞方式，如并行EPROM，串行EPROM，串口，HPI等等。不同型號的DSP，BOOTLOADER不同。2023/12/7小結(jié)：

C54X的結(jié)構(gòu)特點多總線結(jié)構(gòu)，三組16-bit數(shù)據(jù)總線和一組程序總線

40-bit算術(shù)邏輯單元（ALU），包括一個