高速ccd圖像數(shù)據(jù)并行存儲的研究

高速ccd圖像數(shù)據(jù)并行存儲的研究

目前，高速高分辨率攝像機主要用于生成大格式數(shù)據(jù)，因為它們具有高速度和高數(shù)據(jù)的特點，所以scsi硬盤驅(qū)動器通常用于完成數(shù)據(jù)存儲。一般的存儲方案是利用計算機的體系結(jié)構(gòu)把PCI局部總線的視頻采集卡和基于PCI-SCSI橋的SCSI存儲系統(tǒng)結(jié)合起來。這種方案應(yīng)用的外圍產(chǎn)品一般提供完善的開發(fā)支持,實現(xiàn)起來比較容易。但是,這種結(jié)構(gòu)一次存儲占用兩次PCI總線,即使利用所有的帶寬,最高速度也只能達到66MB/S,而且還受到操作系統(tǒng)和文行存儲來解決高速視頻數(shù)字圖像存儲這一關(guān)鍵問題。1cd存儲設(shè)備展望SCSI接口是小型計算機系統(tǒng)接口(SmallComputerSystemInterface)的簡稱,它作為一種智能系統(tǒng)接口,具有高速率數(shù)據(jù)傳輸,支持多任務(wù)I/O處理能力。近年來SCSI技術(shù)發(fā)展迅速,傳輸速率大幅度提高。SCSI總線上的設(shè)備在任意時刻,只能件系統(tǒng)的限制,所以在實際應(yīng)用中存儲速度很難突破40MB/S。為了使存儲速度達到或超過100MB/S以滿足高幀頻、大陣列的CCD攝像機的實際要求,我們考慮采用硬件手段對高速CCD數(shù)據(jù)進行緩沖并行預(yù)處理,然后調(diào)度SCSI直接存儲系統(tǒng)進行并有兩個可相互通信,其中發(fā)布命令的設(shè)備叫啟動設(shè)備(initiator),執(zhí)行命令的設(shè)備叫目標(biāo)設(shè)備(target)。SCSI直接存儲系統(tǒng)利用SCSI控制器作為啟動方,在微處理器的控制下,按照SCSI協(xié)議將數(shù)據(jù)通過DMA控制器,經(jīng)SCSI總線存入作為目標(biāo)器的SCSI硬盤。1.1scam與scsi接口本系統(tǒng)選用QLOGIC公司的FAS466作為SCSI控制器。它支持FAST-40SCSI標(biāo)準;16bit的同步傳輸速率可以達到80MB/s;支持一、二層的SCAM協(xié)議;內(nèi)嵌微處理器,可方便地協(xié)調(diào)SCSI隊列;DMA同步傳輸速率可達到160MB/s。FAS466不同于主流的SCSI接口芯片。主流SCSI接口芯片采用PCI接口,而FAS466采用的是微處理器和DMA接口結(jié)構(gòu)。這樣,更適合于直接存儲系統(tǒng)的設(shè)計。1.2fas546電路FAS466硬件控制、通訊接口主要包括:微處理器接口、DMA接口及SCSI總線接口三部分,如圖1所示。微處理器接口實現(xiàn)外部微處理器對FAS466內(nèi)部寄存器的讀寫,從而控制SCSI總線的命令傳輸和狀態(tài)監(jiān)控。FAS466的外部微處理器采用Intel80186。FAS466的微處理器接口的數(shù)據(jù)和地址總線(AD7-0)是復(fù)用的,而80186正好符合這一特點無需外加電路;利用FAS466地址允許端(GP1/ADDRSEN)和地址鎖存端(ALE)控制;80186通過對外片選MCS0直接連到FAS466的片選端(CS),將FAS466作為80186的一個外設(shè);FAS466同步信號端(ARDY)與80186的數(shù)據(jù)準備好信號端(READY)相連,用來同步控制;中斷信號(INT)用于相應(yīng)錯誤處理或某種服務(wù)程序的結(jié)束;RD、WR控制對FAS466內(nèi)部寄存器讀寫。控制器通過對讀同步時鐘和讀允許進行控制控制,來協(xié)調(diào)數(shù)據(jù)經(jīng)過SCSI控制器傳入SCSI硬盤的緩存。SCSI接口將啟動設(shè)備和目標(biāo)設(shè)備連接起來,實現(xiàn)設(shè)備間的通訊協(xié)議控制和數(shù)據(jù)交換。SCSI接口為標(biāo)準總線,具體說明請參閱文獻。為了提高數(shù)據(jù)傳輸?shù)乃俣?在SCSI總線上連接兩塊硬盤形成硬盤陣列。80186控制FAS466控制器,協(xié)調(diào)兩個硬盤的存入周期,保證在一塊硬盤占用總線時,另一塊硬盤正在將緩存中數(shù)據(jù)寫入磁盤。2scsi控制系統(tǒng)基于dma的控制原理由于一套SCSI存儲系統(tǒng)的存儲速度低于60MB/S,無法滿足高速CCD100MB/S的要求,所以設(shè)計緩沖并行預(yù)處理系統(tǒng)來使兩套SCSI存儲系統(tǒng)并行工作來完成技術(shù)指標(biāo)要求。緩沖并行預(yù)處理系統(tǒng)一方面接收CCD相機數(shù)據(jù),通過調(diào)度將數(shù)據(jù)按順序存入四個FIFO中,將高頻數(shù)據(jù)進行緩沖為下一步的存儲創(chuàng)造條件;另一方面調(diào)度兩套SCSI控制系統(tǒng),通過DMA通道將FIFO緩沖數(shù)據(jù)并行傳入SCSI控制器,系統(tǒng)如圖2所示。緩沖并行預(yù)處理系統(tǒng)是整個系統(tǒng)的調(diào)度指揮中心,是實現(xiàn)100MB/S的關(guān)鍵所在。數(shù)字圖像接口電路采用MAX9122接口芯片,將CCD相機輸出的LVDS(低壓差分信號)信號轉(zhuǎn)為TTL電平信號以供CPLD處理。FIFO寫入邏輯控制器(CPLD1)由CPLD器件EPM7128S實現(xiàn)。寫入邏輯控制的目的是將采集數(shù)據(jù)按順序存入同步FIFO中。具體實施可以利用像FIFO存儲器選用IDTV293,其工作頻率為166Mhz,容量為65536×18,能滿足高幀頻CCD數(shù)據(jù)傳輸速度和系統(tǒng)緩沖的要求。SCSIDMA控制器(CPLD2)選用EPM7256S。其主要功能是:切換傳輸FIFO,構(gòu)造DMA控制器,通過S1_INT1和S2_INT1中斷信號控制調(diào)度雙SCSI控制為處理器實現(xiàn)數(shù)據(jù)并行DMA傳輸。具體接口說明在2.3中有較詳細地敘述,在這里不再重述。3并行預(yù)處理系統(tǒng)的結(jié)構(gòu)高速數(shù)字視頻采集和存儲系統(tǒng)包括830fps高幀頻的CCD相機,緩沖并行預(yù)處理系統(tǒng),SCSI控制系統(tǒng)及SCSI硬盤四部分構(gòu)成,其結(jié)構(gòu)如圖3所示?？紤]到對存儲速度的較高要求選用15000r/s的SeagateSCSI硬盤作為存儲設(shè)備。下面討論個分系統(tǒng)是如何協(xié)調(diào)工作。3.1數(shù)據(jù)安全模式雖然16位的FAST-40的SCSI總線突發(fā)傳輸速率可以達到80MB/s,但是SCSI協(xié)議包括消息、命令、數(shù)據(jù)和狀態(tài)四個串行階段,在各階段轉(zhuǎn)換期間存在仲裁延時、選擇延時以及其他延時。所以,平均總線速率要低于80MB/s。另外,對于SCSI硬盤雖然總線速率可以達到80MB/s,也就是說可以通過SCSI總線將數(shù)據(jù)以80MB/s的速度寫入緩存,但要將緩存中的數(shù)據(jù)寫入磁盤介質(zhì)還需要一定的內(nèi)部傳輸延時,所以其持續(xù)傳輸速率一般小于30MB/s。緩沖并行預(yù)處理系統(tǒng)的4個FIFO可以為每個存儲系統(tǒng)提供13ms的工作周期。以上分析表明,只要進行合理調(diào)度就可以滿足100MB/s的存儲要求。3.2fifo轉(zhuǎn)換高速并行存儲的關(guān)鍵就是對四個FIFO、兩個SCSI控制器和四塊硬盤進行合理調(diào)度。采集的100MB/S的數(shù)據(jù)在行同步信號的控制下按照1-3-2-4的順序分別存入FIFO。在FIFO切換的同時,通知DMA控制器待傳輸?shù)腇IFO號。例如從FIFO1切換到FIFO3時,可以對FIFO1和FIFO4同時傳輸;從FIFO3切換到FIFO2時,可以對FIFO3和FIFO1同時傳輸。1,2號FIFO對應(yīng)于1,2號SCSI硬盤組成的存儲系統(tǒng);3,4號FIFO對應(yīng)于3,4號SCSI硬盤組成的存儲系統(tǒng)。硬盤的存入順序與FIFO存入順序相同也為1-3-2-4,這樣就構(gòu)成了一個環(huán)形存儲體,將100MB/S的數(shù)據(jù)平均分配到兩套存儲系統(tǒng)中。4數(shù)據(jù)傳輸裝置本文闡述了利用緩沖并行預(yù)處理和SCSI直接存儲技術(shù)實現(xiàn)100MB/S高速數(shù)字圖像存儲原理和實現(xiàn)過程。高速CCD數(shù)字視頻存儲系統(tǒng)在一些光電測量和快速跟蹤等很多領(lǐng)域應(yīng)用廣泛,具有很大的實用價值。DMA接口與外部DMA控制器連接實現(xiàn)數(shù)據(jù)傳輸。FAS466通過使DREQ有效來請求數(shù)據(jù)傳輸;當(dāng)檢測到DACK有效時,則開始傳輸;數(shù)據(jù)通過數(shù)據(jù)總線(DB15-0)奇偶校驗位(DBP1-0)進行傳輸;DMA同步時鐘(DMACLK)控制數(shù)據(jù)同步傳輸;DMA控制端還包括:緩沖區(qū)滿/空信號(FF_FE),通用口/最后塊信號(GP2/LB_DIF),中止信號(P