現(xiàn)代電子技術(shù)基礎(chǔ)(數(shù)字部分)第五章PPT

第5章同步時序電路設(shè)計5.1同步時序電路的建模5.2用觸發(fā)器實現(xiàn)同步時序電路5.3用MSI時序模塊設(shè)計同步時序電路設(shè)計要求原始狀態(tài)圖最簡狀態(tài)圖畫電路圖檢查電路能否自啟動1246時序電路的設(shè)計步驟：選觸發(fā)器，求輸出、狀態(tài)、鼓勵方程5編碼狀態(tài)表3化簡建模狀態(tài)分配5.1同步時序電路的建模5.1.1根據(jù)輸入序列推導(dǎo)狀態(tài)表(圖)例5.1設(shè)計一個“01〞序列檢測器。解：序列檢測器，又稱序列識別器。它是在輸入變量為某些特定序列值時，能在輸出端產(chǎn)生一個指定響應(yīng)的同步時序電路。電路的功能：當(dāng)連續(xù)輸入序列“01〞時，電路輸出為1，否那么輸出為0。將電路功能的文字描述轉(zhuǎn)換成狀態(tài)圖〔表〕等邏輯描述序列監(jiān)測器xzCP(a)CP1234567891011121314x010100000011110101

0000001000(b)圖5.1“01〞序列檢測器①確定輸入變量和輸出變量該電路的輸入變量為x，代表輸入串行序列，輸出變量為z，表示檢測結(jié)果。根據(jù)設(shè)計命題的要求，可分析出輸入x和輸出z之間的關(guān)系為：z01②設(shè)置狀態(tài)

狀態(tài)是指需要記憶的信息或事件，暫時用字母或符號來表示。分析題意可知，該電路必須記住以下幾件事：收到了一個0；收到了一個0之后又緊接著收到一個1。因此，加上初始狀態(tài)，共需三個狀態(tài)，并規(guī)定如下：S0：初始狀態(tài)，表示電路還沒有收到一個0。S1：表示電路收到了一個0的狀態(tài)。S2：表示電路收到了01的狀態(tài)。以每一個狀態(tài)作為現(xiàn)態(tài)，分析在各種輸入條件下電路應(yīng)轉(zhuǎn)向的新狀態(tài)和輸出。該電路有一個輸入變量X，因此，每個狀態(tài)都有兩條轉(zhuǎn)移線，畫狀態(tài)圖時應(yīng)先從初始狀態(tài)S0出發(fā)。③畫狀態(tài)圖，列狀態(tài)表。S01/0S10/0i)當(dāng)電路處于S0狀態(tài)時，假設(shè)輸入x=1，那么輸出z=0，電路保持S0狀態(tài)不變，表示還未收到0；假設(shè)x=0，電路應(yīng)記住輸入的0，因此，電路應(yīng)轉(zhuǎn)向新狀態(tài)S1，輸出z=0。ii)當(dāng)電路處于S1狀態(tài)時，假設(shè)輸入x=0，那么輸出z=0，電路停留在S1狀態(tài)等待序列“01〞中的元素“1〞的到來；假設(shè)輸入x=1時，電路的輸入序列中出現(xiàn)了需要檢測的信息“01〞，電路轉(zhuǎn)向新狀態(tài)S2，輸出z=1。S01/0S10/00/0S21/1iii)當(dāng)電路處于S2狀態(tài)時，假設(shè)輸入x=1時，輸出z=0，電路回到初始狀態(tài)S0，重新等待檢測序列的第一個元素“0〞的到來；假設(shè)輸入x=0，那么輸出z=0，電路回到S1狀態(tài)等待第二個檢測元素“1〞的到來。S01/0S10/00/0S21/10/01/0圖5.2“01〞序列檢測器的建模過程根據(jù)狀態(tài)圖列出狀態(tài)表，如表5.1所列。其中，PS(PresentState)指現(xiàn)態(tài)；NS(NextState)指次態(tài)。xPS01S0S1S2S1/0S0/0S1/0S2/1S1/0S0/0NS/z表5.1“01〞序列監(jiān)測器狀態(tài)表等價狀態(tài)相互等價的假設(shè)干狀態(tài)只需保存一個，其余均可刪除，這一過程稱為狀態(tài)化簡。兩個等價狀態(tài)記作{S0S2}在對時序電路建模時，所推導(dǎo)出的狀態(tài)圖(表)可能不是最簡的，為此，稱此時建立的模型為原始狀態(tài)圖(表)例5.2設(shè)計一個8421BCD誤碼監(jiān)測器。8421BCD碼低位在前、高位在后串行地加到該檢測器地輸入端。假設(shè)收到一個錯誤的代碼，那么在最高位到來時輸出為1，否那么輸出為0。每檢測完一個代碼電路便復(fù)位，并開始接收下一個代碼。解：①確定輸入變量和輸出變量。輸入變量x為串行輸入8421BCD碼，高位在后，低位在前；輸出變量z為誤碼輸出。②設(shè)置狀態(tài)。該電路屬于串行碼組檢測，對輸入序列每四位一組進行檢測后再復(fù)位，以表示前一組代碼已檢測結(jié)束并準(zhǔn)備下一組代碼的檢測，因此，初始狀態(tài)S0表示電路準(zhǔn)備開始檢測一組代碼。本命題的狀態(tài)圖采用樹形結(jié)構(gòu)，從初始狀態(tài)S0開始，每接收一位代碼便設(shè)置一個狀態(tài)。圖5-38421BCD碼誤碼檢測器模型(狀態(tài)圖)的導(dǎo)出過程S0S4S10S9S8S7S1S30/01/00/01/10/01/10/01/10/01/00/01/00/01/0S6S14S13S12S11S2S50/01/00/01/10/01/10/01/10/01/00/01/00/01/0SiX/Z0/01/0xPS01S0S1S2S1/0S2/0S3/0S4/0S5/0S6/0S3S4S5S7/0S8/0S9/0S10/0S11/0S12/0S6S7S8S13/0S14/0S0/0S0/0S0/0S0/1S9S10S0/0S0/1S0/0S0/1S11S12S13S0/0S0/0S0/0S0/1S0/0S0/1S14S0/0S0/1NS/z圖5-38421BCD碼誤碼檢測器的狀態(tài)表上例可知，輸入信號均較短，故可能出現(xiàn)的不同序列的個數(shù)都十分有限，因此可從輸入序列的特征入手，即記憶過去的輸入。但是在某些情況，這種方法并不可行，這時可通過輸出序列來確定原始狀態(tài)圖(表)。5.1.2根據(jù)輸出序列推導(dǎo)狀態(tài)表(圖)例5.3試設(shè)計一個串行加法器，實現(xiàn)兩個二進制數(shù)A=an-1an-2…a0及B=bn-1bn-2…b0相加，輸入時低位在前，高位在后，電路的輸出為Z=zn-1zn-2…z0，串行的表示當(dāng)前相加的結(jié)果。解：為保證電路能進行正確的加法運算，只需記下當(dāng)前位相加后的進位輸出即可。設(shè)狀態(tài)S0表示進位為0；狀態(tài)S1表示進位為1。從而由加法運算規(guī)那么可得該加法器的米里型狀態(tài)圖。S0S1SiAB/Z00/001/110/111/010/001/011/100/1ABPSNS/ZS0S100011110S0/0S0/1S0/1S1/0S1/0S1/1S0/1S1/0圖5.4本例串行加法器的建模過程例5.4試設(shè)計一個加1/加2同步計數(shù)器。當(dāng)控制信號x為0時，計數(shù)器作十進制加1計數(shù)；當(dāng)控制信號x為1時，做加2計數(shù)。但x不會在計數(shù)器為奇數(shù)時由0變1。解：當(dāng)x=0時，電路是一個十進制計數(shù)器，故電路需要10個狀態(tài)S0~S9，用以表示所收到的計數(shù)脈沖(CP脈沖)的個數(shù)。當(dāng)收到第10個計數(shù)脈沖時，電路回到S0。當(dāng)x=1時，電路作加2計數(shù)。NS1100000S0S1S9S2S8S3S7S4S6S500000111圖5.5加1/加2計數(shù)器狀態(tài)圖xPS01S0S1S2S3S4S5S6S7S8S9圖5.3加1/加2計數(shù)器的狀態(tài)圖S0S1S2S3S4S5S6S7S8S9S2xS4xS6xS8xS0x未完全規(guī)定的狀態(tài)表和完全規(guī)定的狀態(tài)表：因電路處于S1,S3,S5,S7,S9這5個狀態(tài)時，x不會為1，因此在狀態(tài)表中不必為現(xiàn)態(tài)S1,S3,S5,S7,S9規(guī)定在X=1時的次態(tài)，而填入任意項x。這種狀態(tài)表稱為未完全規(guī)定的狀態(tài)表。與此相對，表5.1和表5.2中的次態(tài)和輸出都有規(guī)定的值，稱之為完全規(guī)定的狀態(tài)表。5.2用觸發(fā)器實現(xiàn)同步時序電路當(dāng)電路的原始狀態(tài)圖(表)確定以后，就要選擇適當(dāng)?shù)臅r序器件〔觸發(fā)器、集成計數(shù)器、存放器等〕，把電路的狀態(tài)用時序器件狀態(tài)端的不同取值組合加以表示(稱之為狀態(tài)分配或狀態(tài)編碼)，然后推導(dǎo)電路的輸出函數(shù)和時序器件的鼓勵方程，進而畫出邏輯電路圖。用觸發(fā)器實現(xiàn)同步時序電路的一般過程：原始狀態(tài)表最簡狀態(tài)表二進制狀態(tài)表輸出方程激勵方程邏輯電路圖狀態(tài)簡化狀態(tài)分配觸發(fā)器選型對于具有q個狀態(tài)的時序電路來說，所需觸發(fā)器的個數(shù)r由下式?jīng)Q定：狀態(tài)數(shù)目減少會使觸發(fā)器的數(shù)目減少并簡化電路。狀態(tài)化簡：對原始狀態(tài)表中存在的假設(shè)干等價狀態(tài)進行合并。目的：消去多余狀態(tài)，以得到最簡狀態(tài)圖〔表〕。5.2.1狀態(tài)化簡對于完全規(guī)定的狀態(tài)表，判斷兩個狀態(tài)是否等價的具體條件如下：第一，在所有可能的輸入條件下都有完全相同的輸出；第二，在所有可能的輸入條件下次態(tài)等價。這可能有三種情況：①次態(tài)相同;②次態(tài)交錯;③次態(tài)互為隱含條件。狀態(tài)等價:分別以Si和Sj為初始狀態(tài)，假設(shè)參加任意的輸入序列，電路均產(chǎn)生相同的輸出序列，即兩個狀態(tài)轉(zhuǎn)移效果相同，那么稱Si和Sj是等價狀態(tài)，記作［SiSj］。如：假設(shè)有A,B,C,D,E五個狀態(tài)，當(dāng)出現(xiàn)如圖5.7(a)所示狀態(tài)轉(zhuǎn)換關(guān)系，那么說明A和B是等價的，記作A≈B。如果用A替代掉B，也可寫為A={A,B}，這就是①的情形。CDAB0/10/11/01/0圖5.7狀態(tài)等價條件(a)當(dāng)出現(xiàn)如圖5.7(b)所示狀態(tài)轉(zhuǎn)換關(guān)系，那么說明A和B也是等價的。其物理意義為：在x=0之前，A和B兩狀態(tài)之間不斷地相互轉(zhuǎn)換；而當(dāng)x=0時，它們都轉(zhuǎn)向狀態(tài)C，這就是條件②的情形。CAB0/10/11/01/0圖5.7狀態(tài)等價條件(b)當(dāng)出現(xiàn)如圖5.7(c)所示狀態(tài)轉(zhuǎn)換關(guān)系，如狀態(tài)A與B等價，那么D與E就等價；反之，D和E等價，A與B也等價這就是次態(tài)互為隱含條件。CBAED0/00/01/11/11/01/00/10/1圖5.7狀態(tài)等價條件(c)表A原始狀態(tài)表等價狀態(tài)具有傳遞性：假設(shè)Si和Sj等價，Si和Sk等價，那么Sj和Sk也等價，記作［SjSk］。相互等價狀態(tài)的集合稱為等價類，凡不被其它等價類所包含的等價類稱為最大等價類。例如，根據(jù)等價狀態(tài)的傳遞性可知，假設(shè)有［SiSj］和［SiSk］，那么有［SjSk］，它們都稱為等價類，而只有［SiSjSk］才是最大等價類。另外，在狀態(tài)表中，假設(shè)某一狀態(tài)和其它狀態(tài)都不等價，那么其本身就是一個最大等價類。

狀態(tài)表的化簡：尋找所有最大等價類，并將最大等價類合并，最后得到最簡狀態(tài)表。所以，表A中所有最大等價類為［S1S3］［S2S4S5］［S6S7］，化簡后的狀態(tài)表：隱含表化簡1)作隱含表隱含表格是一種兩項比較的直角三角形表格，對于表C的原始狀態(tài)表其隱含表如圖D〔a〕所示。隱含表的縱坐標(biāo)為B、C、D、E、F、G六個狀態(tài)〔缺頭〕，橫坐標(biāo)為A、B、C、D、E、F六個狀態(tài)〔少尾〕，表中的每一個小格用來表示一個狀態(tài)對的等價比較情況。這種表格能保證每兩個狀態(tài)進行比較，而且可以逐步確定所有的等價狀態(tài)，使用方便。2)順序比較對原始狀態(tài)表中的每一對狀態(tài)逐一比較，結(jié)果有三種情況：①狀態(tài)對肯定不等價，在小格內(nèi)填×。②狀態(tài)對肯定等價，在小格內(nèi)填√。③狀態(tài)是否等價取決于隱含條件的，那么把隱含狀態(tài)對填入，需作進一步比較。按上述規(guī)那么將表C順序比較后，所得的隱含表如圖D〔b〕所示。表C原始狀態(tài)表圖D隱含表簡化狀態(tài)3)關(guān)連比較——對順序比較中需要進一步比較的狀態(tài)對進行比較從圖D〔b〕可見，順序比較后只有C和F已確定是等價狀態(tài)對，記為［CF］。但AB、AE、BE、DG是否為等價狀態(tài)對還需要檢查其隱含狀態(tài)對，其余狀態(tài)均不等價。狀態(tài)A和B是否等價決定于隱含狀態(tài)對C、F。因為C、F為等價，所以狀態(tài)A和B為等價狀態(tài)對，記為［AB］。狀態(tài)A和E是否等價決定于隱含狀態(tài)對B、E，而狀態(tài)B和E是否等價決定于隱含狀態(tài)對C、F和A、E，而已有［CF］，故又回到了自身，所以有［AE］和［BE］。狀態(tài)D和G是否等價決定于隱含狀態(tài)對C、D和D、E，而狀態(tài)對C、D和D、E不等價，所以狀態(tài)D和G不等價。4)找出最大等價類根據(jù)以上求得的全部等價狀態(tài)對，可求得該狀態(tài)表的最大等價類為［ABE］、［CF］、［D］和［G］。5)列出最簡狀態(tài)表從每一個最大等價類中選出一個為代表，現(xiàn)分別從最大等價類［ABE］、［CF］、［D］和［G］中選出A、C、D和G，作為簡化后的四個狀態(tài)，最后可作出最簡狀態(tài)表如表E所示。表E最簡狀態(tài)表5.2.2狀態(tài)分配狀態(tài)分配是指將狀態(tài)表中每一個字符表示的狀態(tài)賦以適當(dāng)?shù)亩M制代碼，得到代碼形式的狀態(tài)表〔二進制狀態(tài)表又稱編碼狀態(tài)表〕，以便求出鼓勵函數(shù)和輸出函數(shù)，最后完成時序電路的設(shè)計。狀態(tài)分配適宜與否，雖然不影響觸發(fā)器的級數(shù)，但對所設(shè)計的時序電路的復(fù)雜程度有一定的影響。然而，要得到最正確分配方案是很困難的。這首先是因為編碼的方案太多，如果觸發(fā)器的個數(shù)為r，實際狀態(tài)數(shù)為q，那么一共有2r種不同代碼。假設(shè)要將2r種代碼分配到q個狀態(tài)中去，并考慮到一些實際情況，有效的分配方案數(shù)為尋找一個最正確方案很困難。目前在理論上這個問題還沒解決。根本思想：在狀態(tài)分配時，為了得到較簡單的次態(tài)方程和輸出方程，盡可能使后續(xù)次態(tài)和輸出方程的卡諾圖中的“1〞方格相鄰分布，并形成最大的卡諾圈。在眾多算法中，相鄰法比較直觀、簡單，便于采用。它有三條原那么，即符合以下條件的狀態(tài)應(yīng)盡可能分配相鄰的二進制代碼：①在同一輸入條件下，具有相同次態(tài)的現(xiàn)態(tài)。②在相鄰輸入條件下，同一現(xiàn)態(tài)下的次態(tài)。③在所有輸入條件條件下，具有相同輸出的現(xiàn)態(tài)。三條原那么以第一條為主，兼顧第二、第三條?！纠吭噷Ρ鞦所示的狀態(tài)表進行狀態(tài)分配。解：從表F狀態(tài)表可見，它有四個狀態(tài)S1、S2、S3、S4，故電路使用兩個觸發(fā)器，即需要兩個狀態(tài)變量Q1、Q0進行編碼。為方便起見，通常用卡諾圖來表示分配結(jié)果。按原那么一,S1S2、S2S3應(yīng)分配相鄰代碼。按原那么二,S1S3、S1S4、S2S3應(yīng)分配相鄰代碼。按原那么三,S2S3應(yīng)分配相鄰代碼。根據(jù)三條原那么，將狀態(tài)分配方案填入圖1的卡諾圖中，它僅未滿足S1S3相鄰。所以，分配結(jié)果為S１=00,S2=01,S3=11,S4=10。最后可得到二進制狀態(tài)表如表G所示。表F本例狀態(tài)表表G上例二進制狀態(tài)表圖1上例狀態(tài)分配表

[例5.5]選用D觸發(fā)器為記憶元件，繼續(xù)完成例5.1的“01〞序列檢測器的設(shè)計。解：(1)狀態(tài)化簡xPS01S0S1S2S1/0S0/0S1/0S2/1S1/0S0/0NS/z表5.1“01〞序列監(jiān)測器狀態(tài)表表5.1需要2個DFF。因[S0,S2],所以合并去掉S2，即S0=[S0,S2]，簡化后需1個DFFxPS01S0S1S1/0S0/0S1/0S0/1NS/z表5.4“01〞檢測器簡化后的狀態(tài)表(2)狀態(tài)分配令S0=0,S1=1，那么編碼狀態(tài)表如表5.5所列。xQn01011/00/01/00/1Qn+1/z表5.4“01〞檢測器的編碼狀態(tài)表(3)導(dǎo)出次態(tài)方程和輸出方程由狀態(tài)編碼表得出圖5.8所示的次態(tài)卡諾圖和輸出函數(shù)卡諾圖，進而求出次態(tài)方程和輸出方程分別為：xQn01011010Qn+1xQn01010001z表5.8導(dǎo)出次態(tài)方程和輸出方程的卡諾圖次態(tài)方程：Qn+1=x輸出方程：Z=xQn根據(jù)DFF的特征方程Qn+1=D，知DFF的鼓勵方程為：D=x(4)畫出邏輯圖1C11DQ＆CPxz圖5.9“01〞檢測器的邏輯圖【例】試用JK觸發(fā)器完成“111〞序列檢測器的設(shè)計。①狀態(tài)化簡

由下表(a)原始狀態(tài)表用直接觀測法可知，S2、S3為等價狀態(tài)對，簡化后可得如表(b)最簡狀態(tài)表。②狀態(tài)分配該時序電路共有三個狀態(tài)，采用兩個JK觸發(fā)器，狀態(tài)變量為Q1、Q0。按原那么一，S1S2相鄰；按原那么二，S0S1和S0S2相鄰；按原那么三，S0S1相鄰。綜合考慮后分配S0S1和S1S2相鄰，這樣就不能兼顧S0S2相鄰，狀態(tài)分配編碼表如以下圖所示。最后狀態(tài)分配為S0=00,S1=10，S2=11。狀態(tài)分配后得到如表(c)二進制狀態(tài)表，它是一個非完全描述時序電路的設(shè)計。S0=00S1=10S2=11③確定鼓勵函數(shù)和輸出函數(shù)本例次態(tài)與輸出卡諾圖根據(jù)圖(a)、(b)的兩次態(tài)方程并經(jīng)過化簡得：最后的鼓勵函數(shù)和輸出函數(shù)為：而JK觸發(fā)器的特性方程為：⑤根據(jù)以上方程，畫出“111〞序列檢測器的邏輯圖如以下圖所示?！?11”序列檢測器邏輯圖④自啟動檢查。本例狀態(tài)圖例5.6選用JK觸發(fā)器，完成例5.28421BCD碼誤碼檢測器的設(shè)計(1)狀態(tài)化簡解：xPS01S0S1S2S1/0S2/0S3/0S4/0S5/0S6/0S3S4S5S7/0S8/0S9/0S10/0S11/0S12/0S6S7S8S13/0S14/0S0/0S0/0S0/0S0/1S9S10S0/0S0/1S0/0S0/1S11S12S13S0/0S0/0S0/0S0/1S0/0S0/1S14S0/0S0/1NS/z8421BCD碼誤碼檢測器的狀態(tài)表等價狀態(tài)S8等價狀態(tài)S7xPS01S0S1S2S1/0S2/0S3/0S4/0S5/0S6/0S3S4S5S7/0S8/0S8/0S8/0S7/0S8/0S6S7S8S8/0S8/0S0/0S0/0S0/0S0/1NS/z進一步化簡表5.6左表的化簡1,32,41,52,61,72,81,82,81,72,81,82,81,02,0×3,54,63,74,83,84,83,74,83,84,83,04,0×5,76,85,86,85,74,85,86,85,06,0×7,8√7,87,08,0×7,8√8,0×7,87,08,0×8,0××S1S2S3S4S5S6S7S8S0S1S2S3S4S5S6S7×××√××××××××××××××××××××××圖5.10用狀態(tài)對圖化簡狀態(tài)表xPS01NS/z狀態(tài)合并之后的最簡狀態(tài)表為：狀態(tài)對圖中未打“×〞的格子表示對應(yīng)的狀態(tài)對是等價的。由圖5.10可得全部狀態(tài)等價類為：S1≈S2,S3≈S5,S4≈S6現(xiàn)令得最簡狀態(tài)表如表5.7所示。表5.7最簡狀態(tài)表(2)狀態(tài)分配①在同一輸入條件下，具有相同次態(tài)的現(xiàn)態(tài)。②在相鄰條件下，同一現(xiàn)態(tài)下的次態(tài)。

③在所有條件下，具有相同輸出的現(xiàn)態(tài)。三條規(guī)那么有時不能同時滿足時，按①～③的優(yōu)先順序進行考慮。xPS01NS/z表5.7最簡狀態(tài)表本例q=6，所以r=3，故需要三個JKFF0100011110圖5.11狀態(tài)分配圖x01表5.8編碼狀態(tài)表000010/0010/0001000/0000/0xPS01NS/z011001/0101/0010011/0111/0110xxx/xxxx/x111101/0101/0101000/0000/1100xxx/xxxx/xx01表5.8編碼狀態(tài)表000010/0010/0001000/0000/0011001/0101/0010011/0111/0110xxx/xxxx/x111101/0101/0101000/0000/1100xxx/xxxx/xx0100000001000110101001110xx1111110100100xx(a)x01表5.8編碼狀態(tài)表000010/0010/0001000/0000/0011001/0101/0010011/0111/0110xxx/xxxx/x111101/0101/0101000/0000/1100xxx/xxxx/xx0100011001000110001011110xx1110010100100xx(a)x01表5.8編碼狀態(tài)表000010/0010/0001000/0000/0011001/0101/0010011/0111/0110xxx/xxxx/x111101/0101/0101000/0000/1100xxx/xxxx/xx0100000001000111101011110xx1111110100100xx(a)x01表5.8編碼狀態(tài)表000010/0010/0001000/0000/0011001/0101/0010011/0111/0110xxx/xxxx/x111101/0101/0101000/0000/1100xxx/xxxx/xx0100000001000110001000110xx1110010101100xx(a)次態(tài)方程和輸出方程：由JK觸發(fā)器的特性方程，將上式變換為：即可得三個JK觸發(fā)器的鼓勵方程為：(4)畫出邏輯圖Q21J1KC1Q11J1KC1Q1Q01J1KC1Q0FF2FF1FF0＆＆xzcp(5)電路自啟動性檢查根據(jù)次態(tài)方程，可推導(dǎo)出已設(shè)計的電路狀態(tài)圖如圖5.14所示。0001110011100101010111001,011,01,01,01,01,0100Q2Q1Q0x該電路具有自啟動特性。例5.7用D觸發(fā)器設(shè)計一個模6同步加法計數(shù)器。解：電路狀態(tài)數(shù)等于加法計數(shù)器的模數(shù)，且不需進行狀態(tài)化簡。S5S1S4S0S2S3Si/Z/0/0/0/0/1/0z000001000101000100110011100010010101010001表5.9模6計數(shù)器的編碼狀態(tài)表6個狀態(tài)需要三個觸發(fā)器，按照加法計數(shù)規(guī)律分配相應(yīng)的二進制代碼，其相應(yīng)的編碼狀態(tài)表如左表所示。二進制狀態(tài)表z0000010001010001110000100110100101x1010001模6計數(shù)器的二進制狀態(tài)表110xxx0x111xxx次態(tài)方程輸出方程求DFF鼓勵方程DFF的特性方程：從而得鼓勵方程為：由鼓勵方程和輸出方程得模6計數(shù)器的邏輯圖如圖5.17所示。1DC1＆≥11DC1＆≥11DC1＆zCPFF2FF1FF0圖5.17模6計數(shù)器的邏輯圖檢查自啟動000010101001011100/0/0/0/0/1/0111110/1/0電路具有自啟動功能次態(tài)方程輸出方程圖5.18電路自啟動性驗證假設(shè)重新分配狀態(tài)代碼，檢查自啟動特性。S0=000,S1=001,S2=011,S3=111,S4=110,S5=100根據(jù)上述設(shè)計過程，可推導(dǎo)出新的模6加法計數(shù)器的最簡的次態(tài)方程和輸出方程為：原顯然，此方案設(shè)計電路圖簡單000011100001111110/0/0/0/0/1/0010101/1/0圖5.19檢驗自啟動性的狀態(tài)圖自行構(gòu)成循環(huán)，因此電路不具有自啟動能力。這種情況稱計數(shù)器出現(xiàn)了堵塞現(xiàn)象出現(xiàn)堵塞現(xiàn)象的原因：在次態(tài)方程推導(dǎo)時，把無效狀態(tài)規(guī)定為任意項處理，沒有確定的轉(zhuǎn)移方向。消除方法：給某一無效狀態(tài)規(guī)定一個確定的次態(tài)，從而打破堵塞循環(huán)序列而進入有效序列中。如令101轉(zhuǎn)移到有效狀態(tài)011，那么就可以打破堵塞現(xiàn)象，狀態(tài)圖如圖5.20所示。000011100001111110/0/0/0/0/1/0010101/1/0圖5.20打斷堵塞循環(huán)序列的狀態(tài)圖根據(jù)此狀態(tài)圖重新推導(dǎo)次態(tài)方程，可得無堵塞循環(huán)的次態(tài)方程為：各DFF的激勵方程為：無堵塞循環(huán)序列的邏輯電路如圖5.21所示。1DC11DC1≥11DC1＆zCPFF2FF1FF0圖5.21無堵塞循環(huán)序列的邏輯電路＆Q0

消除計數(shù)器堵塞的另一種方法是：對觸發(fā)器加清零或置位信號，強迫計數(shù)器脫離堵塞循環(huán)序列而進入有效序列。000011100001111110/0/0/0/0/1/0010101/1/05.3用MSI時序模塊設(shè)計同步時序電路采用MSI器件設(shè)計同步時序電路與用觸發(fā)器設(shè)計有許多不同：①狀態(tài)化簡一般不必進行。只有在某些特殊情況下，如果化簡能夠減少MSI器件數(shù)目，才有實際意義。②狀態(tài)分配根據(jù)器件的功能而定。通常根據(jù)其操作特點來進行狀態(tài)分配。為了使電路連線減少，還應(yīng)考慮盡量使操作功能種類減少。③求鼓勵函數(shù)和輸出函數(shù)時，首先要確定MSI器件在每個狀態(tài)下執(zhí)行的操作功能，然后根據(jù)需要執(zhí)行的操作去設(shè)置各控制端的鼓勵，進而再導(dǎo)出鼓勵(控制)方程和輸出方程。5.3.1以集成計數(shù)器為核心設(shè)計同步時序電路例5.8試以MSI時序模塊74163為核心，設(shè)計一個7位巴克碼(1110010)串行序列檢測器。解:

巴克碼是一種具有特殊規(guī)律的二進制碼組，它是一種非周期序列。在數(shù)字通信中，巴克碼可用于信號的同步測試。常見的巴克碼有2、3、4、5、7、11、13位等，其中7位的碼組為1110010。(1)確定輸入和輸出變量該輸入串行序列檢測器的輸入序列為x，輸出序列為z。x和z的對應(yīng)關(guān)系為：x10110111001010z00000000000100(2)確定原始狀態(tài)圖電路需要記住8個狀態(tài)，分別定義為：初始狀態(tài)S0：記住一個x=0的狀態(tài)，此時z=0；S1:記住第一個碼元“1〞的狀態(tài)；S2:記住序列“11〞的狀態(tài)；S3:記住序列“111〞的狀態(tài)；S4:記住序列“1110〞的狀態(tài)；S5:記住序列“11100〞的狀態(tài)；S6:記住序列“111001〞的狀態(tài)；S7:記住序列“1110010〞的狀態(tài)，此時z=1。8個狀態(tài)之間的轉(zhuǎn)換關(guān)系如圖5.22所示S1S2S3S4S5S6S7S01/00/00/00/00/01/01/01/01/00/10/00/01/01/01/0圖5.227位巴克碼串行序列檢測器原始狀態(tài)圖0/0(3)利用集成計數(shù)器74163實現(xiàn)以MSI時序模塊為核心實現(xiàn)同步時序電路的關(guān)鍵：導(dǎo)出MSI器件的各控制輸入端的鼓勵方程。鼓勵方程與電路的外部輸入信號和時序模塊的狀態(tài)輸出有關(guān)。鼓勵方程的導(dǎo)出需要通過分析其編碼狀態(tài)圖(表)，弄清在每一種現(xiàn)態(tài)下要實現(xiàn)何種狀態(tài)轉(zhuǎn)換，要實現(xiàn)這些轉(zhuǎn)換，需要MSI模塊做怎樣的一些操作，把所有分析的結(jié)果填入一張類似于卡諾圖的表各中，這就是所謂的MSI時序模塊的操作表。再由操作表來分析MSI各控制輸入端應(yīng)加的鼓勵信號，從而導(dǎo)出鼓勵方程。①狀態(tài)分配對于74163計數(shù)器來說，其根本功能一般有計數(shù)、預(yù)置、保持和清零等。在計數(shù)和預(yù)置操作中計數(shù)操作較為簡單。因此在狀態(tài)分配時首先應(yīng)盡量考慮通過計數(shù)操作來實現(xiàn)狀態(tài)之間的轉(zhuǎn)換。如：可分配次態(tài)是現(xiàn)態(tài)的代碼加1。為減少鼓勵函數(shù)，操作方法要盡可能地少，如：用預(yù)置操作代替清零操作，就可以不考慮CR的函數(shù)(另其始終為1即可)。本例的狀態(tài)分配圖如圖5.23所示。0100011110圖5.23狀態(tài)分配圖0010100111001011101110001/00/00/00/00/01/01/01/01/00/10/00/01/01/01/0圖5.23編碼狀態(tài)圖0/0S4S6②畫操作表分析圖5.24所示的編碼狀態(tài)圖可知：在狀態(tài)000時，x=0時，其狀態(tài)仍為000，所以進行的操作為保持；當(dāng)x=1時，狀態(tài)變?yōu)?01，所以進行的操作為計數(shù)；再如狀態(tài)為110時，假設(shè)x=0，那么次態(tài)為111，進行計數(shù)操作；假設(shè)x＝1，那么次態(tài)為010，顯然為預(yù)置操作。同理依次分析，可得實現(xiàn)本例功能的74163操作表，如表5.10所示計數(shù)保持計數(shù)預(yù)置計數(shù)保持計數(shù)預(yù)置計數(shù)預(yù)置計數(shù)預(yù)置計數(shù)預(yù)置