組合邏輯電路的設(shè)計和測試_第1頁
組合邏輯電路的設(shè)計和測試_第2頁
組合邏輯電路的設(shè)計和測試_第3頁
組合邏輯電路的設(shè)計和測試_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

學(xué)生實驗報告系別電子工程系課程名稱《數(shù)字邏輯設(shè)計及應(yīng)用》實驗班級實驗名稱組合邏輯電路的設(shè)計和測試姓名實驗時間學(xué)號指導(dǎo)教師報告內(nèi)容一、實驗?zāi)康暮腿蝿?wù)1、掌握組合邏輯電路的分析與設(shè)計方法；2、加深對基本門電路使用的理解。二、實驗原理介紹1、組合電路是常用的邏輯電路，可以用一些常用的門電路來組合完成具有其他功能的門電路。2、分析組合邏輯電路的一般步驟是：（1）由邏輯圖寫出輸出端的邏輯表達式；（2）化簡和變換各邏輯表達式；（3）列出真值表；（4）根據(jù)真值表和邏輯表達式對邏輯電路進行分析，最后確定其功能。3、設(shè)計組合邏輯電路的一般步驟與上相反，是：（1）根據(jù)任務(wù)的要求，列出真值表；（2）用卡諾圖或代數(shù)化簡的邏輯表達式；（3）根據(jù)表達式，畫出邏輯電路，用標(biāo)準(zhǔn)器件構(gòu)成電路；（4）最后，用實驗來驗證設(shè)計的正確性。三、實驗內(nèi)容和數(shù)據(jù)記錄1、組合邏輯電路的設(shè)計：設(shè)計一個四人無棄權(quán)表決電路(多數(shù)贊成則提議通過，即三人以上包括三人)，要求用2四輸入與非門來實現(xiàn)。<1>列真值表（如表4-1）；表4-1表4-2<2>列卡諾圖（如表4-2），邏輯表達式：；<3>畫邏輯點路圖（如圖4-1），連接電路（如圖4-2）；圖4-1圖4-2<4>驗證功能。2、用74LS86和74LS00設(shè)計半加器和全加器：<1>列真值表（如表4-3）；表4-3（a）半加器真值表表4-3（b）全加器真值表<2>列邏輯表達式：半加器：，；全加器：，；<3>畫邏輯點路圖（如圖4-3），連接電路(如圖4-4)；圖4-3（a）半加器邏輯圖圖4-3（b）全加器邏輯圖圖4-4（a）半加器電路圖圖4-4（b）全加器電路圖<4>驗證功能。四、實驗結(jié)論與心得需加強動手能力，應(yīng)將理論知識與實際應(yīng)用相結(jié)合，感覺開始時沒什么思路，但是隨著實驗的進行，很多平時學(xué)的知識涌現(xiàn)出來，很快就設(shè)計好了電路。個人覺得，試驗中用得到的導(dǎo)線很多，所以應(yīng)該合理的擺

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論