數(shù)電實(shí)驗(yàn)6(計(jì)數(shù)器設(shè)計(jì))

下周實(shí)驗(yàn)：

RC環(huán)形振蕩器和單穩(wěn)態(tài)觸發(fā)器請(qǐng)確認(rèn)本次實(shí)驗(yàn)集成電路芯片：74112兩片、7400一片、7490一片的安插位置。從邏輯開(kāi)關(guān)右面插孔連接+5V和注意：不要在數(shù)電箱面板上寫(xiě)字！實(shí)驗(yàn)六計(jì)數(shù)器的設(shè)計(jì)

6.1實(shí)驗(yàn)?zāi)康?、學(xué)習(xí)用集成觸發(fā)器組成同步和異步計(jì)數(shù)器并測(cè)試其邏輯功能。2、學(xué)習(xí)用集成計(jì)數(shù)器組件組成任意進(jìn)制計(jì)數(shù)器的方法并測(cè)試其邏輯功能。6.2實(shí)驗(yàn)內(nèi)容及步驟

6.2.2用集成JK觸發(fā)器74LS112和四2輸入與非門(mén)74LS00組成同步六進(jìn)制減法計(jì)數(shù)器：

⑴CP加單正脈沖，觀察各觸發(fā)器的輸出狀態(tài)，紀(jì)錄于表6-2中。

表6-2計(jì)數(shù)脈沖Cp數(shù)

二進(jìn)制碼Q1Q2Q0對(duì)應(yīng)的十進(jìn)制數(shù)⑵(選作)CP接連續(xù)脈沖，用示波器觀察并對(duì)應(yīng)記錄在一個(gè)計(jì)數(shù)周期內(nèi)，CP和各輸出端的波形。

020120102100,,1QKQQJQKQQJKJ======觸發(fā)器的驅(qū)動(dòng)方程邏輯圖（用2片74LS112和1片74LS00組成）注：SD連在一起接高電平！1J1KC1QQFF01J1KC1QQFF11J1KC1QQFF2&1&1·······Q0Q1Q21CPRD00-100-200-300-414

13

12

11

10

9

81

2

3

4

5

6

7VCC

4B

4A

4Y

3B

3A

3Y1A

1B

1Y

2A

2B

2Y

GND74LS08邏輯圖（用2片74LS112和1片74LS08組成）注：SD連在一起接高電平！1、CP加單正脈沖，觀察觸發(fā)器的輸出狀態(tài)2、CP加連續(xù)脈沖，觀察并畫(huà)出Cp及觸發(fā)器輸出Q2、Q1、Q0的輸出狀態(tài)1J1KC1QQ0FF01J1KC1QQ1FF11J1KC1Q2QFF2&&······Q0Q1Q21CPRD08-108-2··6.2.3用中規(guī)模集成電路（2/5十進(jìn)制計(jì)數(shù)器74LS90）組成BCD碼九進(jìn)制加法計(jì)數(shù)器：⑴CPA接單正脈沖，觀察各觸發(fā)器的輸出狀態(tài)，紀(jì)錄于表6-4中。⑵CPA接單正脈沖，輸出端QDQCQBQA對(duì)應(yīng)接至七段譯碼/驅(qū)動(dòng)電路CD4511的輸入端D、C、B、A，觀察數(shù)碼管的變化。2/5十進(jìn)制計(jì)數(shù)器74LS90的管腳圖：

計(jì)數(shù)脈沖從CPA輸入（下降沿有效），QA與CPB相連，

QDQCQBQA輸出

——8421碼十進(jìn)制計(jì)數(shù)器R01、

R02：異步清零端（高電平有效）S91、S92：異步置9端（高電平有效）計(jì)數(shù)XLLX計(jì)數(shù)LXXL計(jì)數(shù)LXLX計(jì)數(shù)XLXLHLLHXXHHLLLLHHXLLLLLHHLX異步復(fù)位、置位輸入端R01R02S91S92輸出端

QDQCQBQA異步十進(jìn)制計(jì)數(shù)器74LS90功能表BCD碼九進(jìn)制加法計(jì)數(shù)器示意圖QD

QCQBQA

R01

R02S91S92

CPBCPA····CP74LS90VCCGND+5V為可靠清0，可按下圖連接：BCD碼九進(jìn)制加法計(jì)數(shù)器示意圖QD

QCQBQA

R01

R02S91S92

CPBCPA··CP74LS90VCCGND+5V·&08-1將譯碼驅(qū)動(dòng)單元VCC接+5V,

計(jì)數(shù)器輸出QD、QC、QB、QA接到對(duì)應(yīng)的D