集成電路版圖設(shè)計項目教程 習題解答

項目1集成電路版圖認知思考與練習答案vivitest的目錄；mkdir vitestvitestcdvitest將/etc/manpath.configcp /etc/manpath.config ./vivi manpath.configvi:setnu ////////:setnonu77G ‘#’whitespace/whitespace 8man:g/MANPATH/s//man/g3020行；20ddmantest.config；:wmantest.config:wqP型硅襯底上CMOSPMOS晶體管和NMOSNNMOSPMOS23CMOSNMOSPMOSCMOS在同一塊芯片襯底上形成NMOS和PMOS晶體管。NMOS晶體管是做在P型硅襯底（P-Substrate，P-Sub）上的，而PMOS晶體管是做在N型硅襯底上的。DRC(DesignRuleCheck)ERC(ElectricalRuleCheck)Schematic)LPE(LayoutParasiticExtraction)ICICN+P+(M1)(Poly)，多晶硅接觸孔的形狀通常也是正方形。接觸孔(Contact)?接觸孔包括有源區(qū)接觸孔(ActiveContact)和多晶硅接觸孔(PolyContact)；通孔(Via)用于相鄰金屬層之間的連接。擴散（diffusion）和離子注入（implant）項目2MOS管版圖思考與練習答案λλλ基本設(shè)計規(guī)則主要包括：線寬規(guī)則、間距規(guī)則、交疊規(guī)則、延伸規(guī)則、包圍規(guī)則、最小面積規(guī)則等。PMOSPMOSP+MOS（L）PMOSNCMOSNNVDDNN+。3反相器版圖思考與練習答案修改如圖所示CMOS反相器版圖的設(shè)計錯誤。圖中有6個錯誤，修改要求如下：（1）PMOS0.35um（2）直觀看PMOS管柵寬不是2.1um，與電路不符。（3）VIN（4）VOUT（5）PMOS（6）NMOSP+GNDVOUTVINVDDeVINVDDVIN2.1/0.35VOUT0.7/0.35GND圖一個有錯誤的CMOS反相器版圖4思考與練習答案1.三輸入與非門的版圖設(shè)計4-62PMOSVDDA3.0/0.35B3.0/0.35C3.0/0.35ZVDDA3.0/0.35B3.0/0.35C3.0/0.35Z1.5/0.351.5/0.351.5/0.35GND版圖：

圖4-62三輸入與非門的電路圖2.根據(jù)棍棒圖繪制版圖M2M1M3M4VDDBDZM7M5M6M8GNDACM2M1M3M4VDDBDZM7M5M6M8GNDAC圖4-63一個復合CMOS邏輯門的棍棒圖邏輯達： ??=?????+?????電路圖：VDDM1M2BVDDM1M2BM3M4DZM5M6CM7M8DGNDCAB版圖：3.采用傳輸門實現(xiàn)二選一數(shù)據(jù)選擇器的版圖設(shè)計4-64CMOS(MUX2)PMOSNMOS(W/L)=1.1/0.35。TG1ATG1ATG2BCLK版圖：

圖4-64用兩個CMOSTG實現(xiàn)的二選一數(shù)據(jù)選擇器真值表CLKABZ00000010010101111000101111001111RSCPQQRS要求：如圖4-65所示為或非門構(gòu)建的RS觸發(fā)器晶體管級電路圖。根據(jù)電路圖設(shè)計版圖，所有PMOS管的寬長比(W/L)=3.0/0.35，所有NMOS管的寬長比CPQQRSCPCP版圖：CPCP

圖4-65或非門構(gòu)建的RS觸發(fā)器電路圖電源線版圖設(shè)計的一些準則如下：M1信號線布線的一些準則如下：5思考與練習答案集成電路制造中電阻類型有哪些？通常按照不同的制造方式電阻分為：金屬電阻、多晶硅電阻、P型源漏注入/N型源漏注入電阻、阱電阻，不同的電阻性能相差較大。區(qū)別：polycide降低柵極電阻；silicide降低源漏電阻；salicide既能降低柵極電阻，又能降低源漏電阻。80??/□集成電阻的公式可表示為：??=??□?(?????)那么電阻值為R=80*(10/0.5)=1600歐姆。CMOSCMOS工藝中常用的有MOS電容、多晶硅-多晶硅（PIP）電容、金屬-金屬（MIM）電容、MOM電容6思考與練習答案SMIC0.35μm10μmJ，I=10μm×1μm×1mA/μm2=10mA1）跳線法。又分為“向上跳線”和“向下跳線”兩種方式。2）添加天線器件，給“天線”加上反偏二極管。3）對于上述方法都不能消除的長布線上的天線效應，可通過插入緩沖器，切斷長布線來消除天線效應。1）在CMOS的有源區(qū)周圍增加盡可能多的接觸孔，降低寄生電阻電容值。2）襯底接觸孔和阱接觸孔應盡量靠近源區(qū)，以降低阱電阻和襯底電阻的阻值。3）將PMOS盡量遠離NMOS以增大PNPN結(jié)的導通電壓，或使NMOS盡量靠近GND，PMOS盡量靠近VDD，降低閂鎖發(fā)生幾率。4）電源線；增加VDD和GND接觸孔，并加大接觸面積；對每一個接VDD的孔都要在GNDVDD的孔盡P5）使用保護環(huán)。6）除在I/O處需采取防Latchup的措施外，凡接I/O的內(nèi)部MOS也應加保護環(huán)。7）采用絕緣體上硅(SOI，SiliconOnInsulator)技術(shù)。1）減小信號擺幅。在一個混合信號芯片中，主要是讓數(shù)字部分保持安靜，即采用電壓擺幅小的數(shù)字邏輯。2）隔離。隔離版圖技術(shù)有許多種，一個簡單的方法是用一大圈接地的襯底接觸保護環(huán)把整個干擾模塊包圍起來。3）信號線屏蔽。如連接放大器的信號線需要屏蔽時，版圖設(shè)計可以采用360度的屏蔽包圍信號線MOS7放大器版圖思考與練習答案MOSCMOSX軸和YMOS匹配MOSMOS匹配MOS匹配MOSMOSMOSMOSMOSNMOSPMOS2二組四組六組八組ABBABAABABBAABBABAABBAABABBAABBABAABBAABABBAABBAABBAABBABAABBAABBAABBAABABBAABBAABABABABAABABABBABABAABABABBABABAABAABAABAABABABBABBABBABBABBABABAABAABAAABBAAAABBAABAAAABAABBAABAAAABAABBAAAABBAABAAAABBAAAABAABBAA項目8Bandgap版圖思考與練習答案5（dummyresistor。在N阱CMOSNPN在N阱CMOSNPNPNNPN摻ENPNBCDDMOSCMOSDMOSCMOSDMOS作為功率器件，在同一芯片上實現(xiàn)兼容，就形成了BCD（Bipolar-CMOS-DMOS，在同一Bipolar，CMOSDMOS工藝。項目9I/O與ESD版圖思考與練習答案綁定金屬線所需的可靠連接區(qū)域Pad；ESD（