arm嵌入式原理技術(shù)及應(yīng)用ch-6

2010.12陳賾ARM嵌入式技術(shù)原理與應(yīng)用

clshust@163.com131356998032024/2/14第六章ARM應(yīng)用系統(tǒng)硬件設(shè)計(jì)2024/2/14

◆熟悉S3C2410X的功能；

◆熟悉嵌入式系統(tǒng)的電源電路、時鐘和電源管理、復(fù)位電路、存儲器系統(tǒng)等主要功能與設(shè)計(jì)方法?！羰煜づc掌握I/O端口、DMA控制器、UART、USB接口、A/D轉(zhuǎn)換與觸摸屏、LCD控制器、IIC和IIS等接口電路的原理與使用方法。2024/2/146.1.1S3C2410X功能簡介

Samsung公司推出的32位RISC處理器S3C2410X,為手持設(shè)備和一般類型應(yīng)用提供了低價格、低功耗、高性能小型微控制器的解決方案。

S3C2410A采用了ARM920T內(nèi)核，0.18μm工藝的CMOS標(biāo)準(zhǔn)宏單元和存儲器單元。它的低功耗、精簡和出色的全靜態(tài)設(shè)計(jì)特別適用于對成本和功耗敏感的應(yīng)用。同樣它還采用了AMBA新型總線結(jié)構(gòu)。6.1S3C2410X介紹2024/2/14

S3C2410X為16/32位RISC體系結(jié)構(gòu)和ARM920T內(nèi)核強(qiáng)大的指令集，加強(qiáng)的ARM體系結(jié)構(gòu)MMU用于支持WinCE,EPOC32和Linux，指令高速存儲緩沖器（I-Cache），數(shù)據(jù)高速存儲緩沖器（D-Cache），寫緩沖器和物理地址TAGRAM減少主存帶寬和響應(yīng)性帶來的影響；S3C2410X采用ARM920TCPU內(nèi)核，支持ARM調(diào)試體系結(jié)構(gòu)。2024/2/14它的功能框圖如圖6.1.1所示。2024/2/141、體系結(jié)構(gòu)

S3C2410由ARM920T內(nèi)核和片內(nèi)外設(shè)兩大部分構(gòu)成。

ARM920T內(nèi)核由ARM9內(nèi)核ARM9TDMI、32KB的Cache、MMU三部分組成，片內(nèi)外設(shè)分為高速外設(shè)和低速外設(shè)，分別用AHB總線和APB總線連接。2024/2/142、系統(tǒng)管理器

1)支持大/小端方式；2)尋址空間：每bank128M字節(jié)（總共1G字節(jié)）；3)支持可編程的每bank8/16/32位數(shù)據(jù)總線帶寬；4)從bank0到bank6都采用固定的bank起始尋址；5)bank7具有可編程的bank的起始地址和大??；2024/2/146)8個存儲器bank：－其中6個適用于ROM,SRAM,和其他；－另外2個適用于ROM/SRAM和同步DRAM。7)所有的存儲器bank都具有可編程的操作周期；8)支持外部等待信號延長總線周期；9)支持掉電時的SDRAM自刷新模式；10)支持各種型號的ROM引導(dǎo)（NOR/NANDFlash，EEPROM，或其他）。2024/2/143、NANDFlash啟動引導(dǎo)

1)支持從NANDflash存儲器的啟動；2)采用4KB內(nèi)部緩沖器進(jìn)行啟動引導(dǎo)；3)支持啟動之后NAND存儲器仍然作為外部存儲器使用。2024/2/144、Cache存儲器1)64項(xiàng)全相連模式，采用I-Cache(16KB)和D-Cache(16KB)；2)每行8字長度，其中每行帶有一個有效為和兩個頁面重寫標(biāo)志位；3)偽隨機(jī)數(shù)或輪轉(zhuǎn)循環(huán)替換算法；4)采用寫穿式（write-through）或?qū)懟厥剑╳rite-back）cache操作來更新主存儲器；5)寫緩沖器可以保存16個字的數(shù)據(jù)和4個地址。2024/2/145、時鐘和電源管理

1)片上MPLL和UPLL:采用UPLL產(chǎn)生操作USB主機(jī)/設(shè)備的時鐘；MPLL產(chǎn)生最大266MHZ（在2.0V內(nèi)核電壓下）操作MCU所需要的時鐘。2)通過軟件可以有選擇性的為每個功能模塊提供時鐘；

2024/2/14

3)電源模式：正常，慢速，空閑和掉電模式；

正常模式：正常運(yùn)行模式；

慢速模式：不加PLL的低時鐘頻率模式；

空閑模式：只停止CPU的時鐘；

掉電模式：所有外設(shè)和內(nèi)核的電源都切斷了。

4)可以通過EINT[15:0]或RTC報(bào)警中斷來從掉電模式中喚醒處理器。2024/2/146、中斷控制器1)55個中斷源（1個看門狗定時器，5個定時器，9個UARTs，24個外部中斷，4個DMA,2個RTC,2個ADC,1個IIC,2個SPI,1個SDI,2個USB,1個LCD,和1個電池故障）；2)電平/邊沿觸發(fā)模式的外部中斷源；3)可編程的邊沿/電平觸發(fā)極性；4)支持為緊急中斷請求提供快速中斷服務(wù)。2024/2/147、具有脈沖帶寬調(diào)制功能的定時器

1)4通道16位具有PWM功能的定時器，1通道16位內(nèi)部定時器，可基于DMA或中斷工作；

2)可編程的占空比周期，頻率和極性；

3)能產(chǎn)生死區(qū)；

4)支持外部時鐘源。2024/2/148、RTC（實(shí)時時鐘）

1)全面的時鐘特性：秒、分、時、日期，星期，月和年；

2)32.768KHz工作；

3)具有報(bào)警中斷；

4)具有節(jié)拍中斷。9、通用I/O端口

1)24個外部中斷端口；

2)多功能輸入/輸出端口。2024/2/1410、UART1)3通道UART，可以基于DMA模式或中斷模式工作；

2)支持5位，6位，7位或者8位串行數(shù)據(jù)發(fā)送/接收；

3)支持外部時鐘作為UART的運(yùn)行時鐘（UEXTCLK）；

4)可編程的波特率；

5)支持IrDA1.0；

6)具有測試用的還回模式；

7)每個通道都具有內(nèi)部16字節(jié)的發(fā)送FIFO和16字節(jié)的接收FIFO。2024/2/1411、DMA控制器

1)4通道的DMA控制器；

2)支持存儲器到存儲器，IO到存儲器，存儲器到IO和IO到IO的傳輸；

3)采用猝發(fā)傳輸模式加快傳輸速率。12、A/D轉(zhuǎn)換和觸摸屏接口

1)8通道多路復(fù)用ADC；

2)最大500KSPS/10位精度。2024/2/1413、LCD控制器STNLCD顯示特性

1)支持3種類型的STNLCD顯示屏：4位雙掃描，4位單掃描，8位單掃描顯示類型；

2)支持單色模式、4級、16級灰度STNLCD、256色和4096色STNLCD；

3)支持多種不同尺寸的液晶屏；

4)LCD實(shí)際尺寸的典型值是：640×480，320×240，160×160及其他；

5)最大虛擬屏幕大小是4M字節(jié).；

6)256色模式下支持的最大虛擬屏是：4096×1024，2048×2048，1024×4096等。2024/2/1415、看門狗定時器

1)16位看門狗定時器；

2)在定時器溢出時發(fā)生中斷請求或系統(tǒng)復(fù)位。16、IIC總線接口

1)1通道多主IIC總線；

2)可進(jìn)行串行，8位，雙向數(shù)據(jù)傳輸，標(biāo)準(zhǔn)模式下數(shù)據(jù)傳輸速度可達(dá)100kbit/s，快速模式下可達(dá)到400kbit/s。2024/2/1417、IIS總線接口

1)1通道音頻IIS總線接口，可基于DMA方式工作；

2)串行，每通道8/16位數(shù)據(jù)傳輸；

3)發(fā)送和接收具備128字節(jié)(64字節(jié)加64字節(jié))FIFO；

4)支持IIS格式和MSB-justified數(shù)據(jù)格式。2024/2/1418、USB主設(shè)備

1）2個USB主設(shè)備接口；

2）遵從OHCIRev.1.0標(biāo)準(zhǔn)；

3）兼容USBver1.1標(biāo)準(zhǔn)；

4）USB從設(shè)備；

5）1個USB從設(shè)備接口；

6）具備5個Endpoint；

7）兼容USBver1.1標(biāo)準(zhǔn)。2024/2/1419、SD主機(jī)接口

1）兼容SD存儲卡協(xié)議1.0版；

2）兼容SDIO卡協(xié)議1.0版；

3）發(fā)送和接收具有FIFO；

4）基于DMA或中斷模式工作；

5）兼容MMC卡協(xié)議2.11版。2024/2/1420、SPI接口

1)兼容2通道SPI協(xié)議2.11版；

2)發(fā)送和接收具有2×8位的移位寄存器；

3)可以基于DMA或中斷模式工作。21、工作電壓1)內(nèi)核：1.8V最高200MHz(S3C2410A-20)；

2.0V最高266MHz(S3C2410A-26)；

2)存儲器和IO口：3.3V。2024/2/1422、操作頻率

最高達(dá)到266MHZ23、封裝

272－FBGA2024/2/14Addr0——

addr26地址總線Data0——

data31地址總線GPA0－22、GPB0－10、GPC0－15、GPD0－15、GPE0－15、GPF0－7、GPG0－15、GPH0－10EINT23nGCS0—nGCS7、AIN7、IIC、SPI、OM0OM3等，而且大部分都是復(fù)用的。2024/2/14基于S3C2410X的開發(fā)板系統(tǒng)框圖：

6.2開發(fā)板外圍電路設(shè)計(jì)2024/2/146.2.1電源電路基于S3C2410X的應(yīng)用系統(tǒng)，需要使用+5V、3.3V和1.8V的直流穩(wěn)壓電源

5V直流穩(wěn)壓電源與計(jì)算機(jī)的USB輸出電壓5V可以分別向電路板提供5V直流電壓，電壓經(jīng)過穩(wěn)壓電路穩(wěn)壓，分別獲得輸出3.3V和1.8V輸出的直流電壓為開發(fā)板供，穩(wěn)壓芯片采用LM117-33和LM117-18兩種主芯片。電源輸出的3.3V經(jīng)過分壓后得到1.8V給RTC供電，在沒有外接電源供電情況下，由3V鋰電池，經(jīng)過兩個二極管降壓后得到1.8V給RTC供電。2024/2/142024/2/146.2.2時鐘和電源管理外部振蕩電路用于向S3C2410X及其他電路提供工作時鐘。根據(jù)S3C2410X的最高工作頻率以及PLL電路的工作方式，選擇12MHz的有源晶振，經(jīng)過S3C2410X片內(nèi)的PLL電路倍頻后，最高可以達(dá)到202.8MHz。2024/2/14

S3C2410X的主時鐘由外部晶振或者外部時鐘提供，選擇后可以生成3種時鐘信號，分別是：

1）CPU使用的FCLK2）AHB總線使用的HCLK3）APB總線使用的PCLK。時鐘管理模塊同時擁有兩個鎖相環(huán)，一個稱為MPLL，用于FCLK、HCLK和PCLK；另一個稱為UPLL，用于USB設(shè)備。2024/2/142024/2/141、時鐘控制邏輯時鐘控制邏輯決定了所使用的時鐘源，是采用MPLL作為FCLK，還是采用外部時鐘。復(fù)位后，F(xiàn)in直接傳遞給FCLK，即使不想改變默認(rèn)的PLLCON值，也需要重新寫一遍。

FCLK由ARM920T核使用，HCLK提供給AHB總線，PCLK提供給了APB總線。

S3C2410X支持HCLK、FCLK和PCLK的分頻選擇，其比率是通過CLKDIV寄存器中的HDIVN和PDIVN控制的，其分頻選擇如下表所示。2024/2/14

通過函數(shù)ChangeClockDivider（inthdivn,intpdivn）配置APB總線時鐘和AHB總線時鐘。通過函數(shù)ChangeMPllValue(intmdiv,intpdiv,intsdiv)配置系統(tǒng)主時鐘

通過選擇不同的分頻因子mdiv,pdiv,sdiv，可獲得不同的系統(tǒng)主時鐘。2024/2/142024/2/14例：系統(tǒng)中，使FCLK、HCLK和PCLK的頻率比為1：2：4，如果輸入頻率=12MHz,使輸出頻率=202.8MHz,，如何設(shè)置它們的參數(shù)？插相關(guān)的表知，HDIVN=1，PDIVN=1；由表６.2.１知，mdiv=0xa1,pdiv=0x3，sdiv=0x1。將上述參數(shù)帶入以下函數(shù)，就完成了所需的配置。

ChangeClockDivider（inthdivn,intpdivn）

ChangeMPllValue(intmdiv,intpdiv,intsdiv)

ChangeClockDivider(1,1);//1:2:4配置APB總線時鐘和AHB總線時鐘

ChangeMPllValue(0xa1,0x3,0x1);//FCLK=202.8MHz配置系統(tǒng)主時鐘2024/2/142、電源管理

電源管理模塊通過4種模式有效地控制功耗：Normal模式：為CPU和所有的外設(shè)提供時鐘，所有的外設(shè)開啟時，該模式下的功耗最大。這種模式允許用戶通過軟件控制外設(shè)，可以斷開提供給外設(shè)的時鐘以降低功耗。Slow模式：采用外部時鐘生成FCLK的方式，此時電源的功耗取決于外部時鐘。

2024/2/14

Idle模式：斷開FCLK與CPU核的連接，外設(shè)保持正常，該模式下的任何中斷都可喚醒CPU。Power-off模式：斷開內(nèi)部電源，只給內(nèi)部的喚醒邏輯供電。一般模式下需要兩個電源，一個提供給喚醒邏輯，另外一個提供給CPU和內(nèi)部邏輯，在Power-off模式下，后一個電源關(guān)閉。該模式可以通過EINT[15:0]和RTC喚醒。2024/2/143、時鐘和電源管理寄存器

S3C2410X通過控制寄存器實(shí)現(xiàn)對時鐘和電源的管理，相關(guān)寄存器如下表所示。2024/2/14

6.2.3復(fù)位電路在系統(tǒng)中，復(fù)位電路主要完成系統(tǒng)的上電復(fù)位和系統(tǒng)在運(yùn)行時用戶的按鍵復(fù)位功能，復(fù)位電路采用較簡單的RC復(fù)位電路，電路如下圖所示。2024/2/14工作原理：

在系統(tǒng)上電時，通過R108向C162充電，當(dāng)C162兩端的電壓沒有達(dá)到高電平的門限電壓時，nRESET端輸出為低電平，系統(tǒng)處于復(fù)位狀態(tài)；當(dāng)C162兩端的電壓達(dá)到高電平的門限電壓時，nRESET端輸出為高電平，系統(tǒng)進(jìn)入正常工作狀態(tài)。當(dāng)用戶按下按鍵S6時，C162兩端的電荷被瀉放掉，nRESET端輸出為低電平，系統(tǒng)處于復(fù)位狀態(tài)；再重復(fù)以上的充電過程，系統(tǒng)進(jìn)入正常工作狀態(tài)。調(diào)整R108和C162的值，可以調(diào)整復(fù)位狀態(tài)的時間。2024/2/146.2.4S3C2410X與外圍電路的連接由于S3C2410X信片引腳較多，為了設(shè)計(jì)方便，將其分為三部分：A部分主要為系統(tǒng)地址和數(shù)據(jù)總線、B部分為外圍電路的連接以及C部分為芯片的供電電路。2024/2/142024/2/146.2.5存儲器系統(tǒng)設(shè)計(jì)

S3C2410X的存儲器管理器提供訪問外部存儲器的所有控制信號：26位地址信號、32位數(shù)據(jù)信號、8個片選信號、以及讀/寫控制信號等。

S3C2410X的存儲空間分成8組，最大容量是1GB，bank0bank5為固定128MB，bank6和bank7的容量可編程改變，可以是2、4、8、16、32、64、128MB，并且bank7的開始地址與bank6的結(jié)束地址相連接，但是二者的容量必須相等。

bank0可以作為引導(dǎo)ROM，其數(shù)據(jù)線寬只能是16位和32位，復(fù)位時由OM0、OM1引腳確定；其它存儲器的數(shù)據(jù)線寬可以是8位、16位和32位。2024/2/14

S3C2410X的存儲器格式，可以編程設(shè)置為大端格式，也可以設(shè)置為小端格式。除BANK0外，其余個存儲器的總線寬度可編程設(shè)置為8位、16位或32位。

BANK0只能設(shè)置為16位或32位。BANK0作為引導(dǎo)ROM，地址映射到0X00000000，總線寬度已經(jīng)在復(fù)位時由OM[1：0]確定了。

2024/2/14

S3C2410提供8路片選（nGCSn[0~7]），每個片選都指定了固定的地址，每個片選固定間隔為128MB。開發(fā)板內(nèi)存由兩片16M×16位數(shù)據(jù)寬度的SDRAM構(gòu)成，兩片拼成32位模式，公用nGCS6，共64MB的RAM。起始物理實(shí)地址：0X30000000，物理地址分布圖如下圖所示。SFR表示專用寄存器。

nGCS0接的是一片8M×16位數(shù)據(jù)寬度的NorFlash。2024/2/142024/2/141、Nor和NandFlash的區(qū)別

Nor的特點(diǎn)是XIP（eXecuteInPlace，芯片內(nèi)執(zhí)行）特性應(yīng)用程序可以直接在Flash閃存內(nèi)運(yùn)行，不必再把代碼讀到系統(tǒng)RAM中。

Nor的傳輸效率很高，在1~4MB的小容量時具有很高的成本效益，但是很低的寫入和擦除速度大大影響了它的性能。

Nand結(jié)構(gòu)能提供極高的單元密度，可以達(dá)到高存儲密度，并且寫入和擦除的速度也很快。AM29LV800容量為8Megabit(1Mx8-Bit/512Kx16-Bit)。2024/2/14

Norflash存儲器：讀速度高，而擦、寫速度低，容量小，價格高。

Nandflash存儲器：讀速度不如Norflash，而擦、寫速度高，容量大，價格低。有取代磁盤的趨勢。

現(xiàn)在不少用戶從Nandflash啟動和引導(dǎo)系統(tǒng)，而在SDRAM上執(zhí)行主程序代碼。2024/2/142.存儲器的控制寄存器內(nèi)存控制器為訪問外部存儲空間提供存儲器控制信號，S3C2410X存儲器控制器共有13個寄存器。寄存器地址功能操作復(fù)位值BWSCON0x48000000總線寬度和等待控制讀/寫

0x0BANKCON00x48000004BANK0控制0x0700BANKCON10x48000008BANK1控制0x0700BANKCON20x4800000CBANK2控制0x0700BANKCON30x48000010BANK3控制0x0700BANKCON40x48000014BANK4控制0x0700BANKCON50x48000018BANK5控制0x0700BANKCON60x4800001CBANK6控制0x18008BANKCON70x48000020BANK7控制0x18008REFRESH0x48000024SDRAM刷新控制0xAC0000BANKSIZE0x48000028可變的組大小設(shè)置0x0MRSRB60x4800002CBANK6模式設(shè)置xxxMRSRB70x48000030BANK7模式設(shè)置xxx2024/2/141）總線寬度和等待控制寄存器31302928272625242322212019181716ST7WS7DW7ST6WS6DW6ST5WS5DW5ST4WS4DW41514131211109876543210ST3WS3DW3ST2WS2DW2ST1WS1DW1XDW0XSTn：控制存儲器組n的UB/LB引腳輸出信號。

1：使UB/LB與nBE[3：0]相連；

0：使UB/LB與nWBE[3：0]相連WSn：使用/禁用存儲器組n的WAIT狀態(tài)

1：使能WAIT；0：禁止WAITDWn：控制存儲器組n的數(shù)據(jù)線寬

00：8位；01：16位；10：32位；11：保留2024/2/14Tacs：設(shè)置nGCSn有效前地址的建立時間

00：0個；01：1個；10：2個；11：4個時鐘周期Tcos：設(shè)置nOE有效前片選信號的建立時間

00：0個；01：1個；10：2個；11：4個時鐘周期Tacc：訪問周期

000：1個；001：2個；010：3個；011：4個時鐘

100：6個：101：8個；110：10個；111：14個1514131211109876543210TacsTcosTaccTcohTcahTacpPMC2）BANKn存儲器組控制寄存器（n=0--5）2024/2/14Tcoh：nOE無效后片選信號的保持時間

00：0個；01：1個；10：2個；11：4個時鐘Tcah：nGCSn無效后地址信號的保持時間

00：0個；01：1個；10：2個；11：4個時鐘Tacp：頁模式的訪問周期

00：2個；01：3個；10：4個；11：6個時鐘PMC：頁模式的配置，每次讀寫的數(shù)據(jù)數(shù)

00：1個；01：4個；10：8個；11：16個 注：00為通常模式。

注：紅色為初始的配置，其值為0x07002024/2/14MT：設(shè)置存儲器類型

00：ROM或者SRAM，[3：0]為Tacp和PMC；

11：SDRAM，[3：0]為Trcd和SCAN；

01、10：保留Trcd：由行地址信號切換到列地址信號的延時時鐘數(shù)

00：2個時鐘；01：3個時鐘；10：4個時鐘

SCAN：列地址位數(shù)

00：8位； 01：9位； 10：10位

14131211109876543210TacsTcosTaccTcohTcahTacp/TrcdPMC/SCAN3）BANK6/7存儲器組6/7控制寄存器31……171615保留MT2024/2/14REFEN：刷新控制。 1：使能刷新；0：禁止刷新TREFMD：刷新方式。 1：自刷新 0：自動刷新Trp：設(shè)置SDRAM行刷新時間（時鐘數(shù)）

00：2個時鐘；01：3個；10：3個；11：4個時鐘Tsrc：設(shè)置SDRAM行操作時間（時鐘數(shù)）

00：4個時鐘；01：5個；10：6個；11：7個時鐘 注：SDRAM的行周期=Trp+Tsrc。Refresh_count：刷新計(jì)數(shù)值1514131211109876543210保留Refresh_count4）REFRESH刷新控制寄存器31……242322212019181716保留REFENTREFMDTrpTsrc保留2024/2/14Refresh_count：刷新計(jì)數(shù)器值 計(jì)算公式：刷新周期=（211-Refresh_count+1）/HCLK

在未使用PLL時，SDRAM時鐘頻率等于晶振頻率12MHz;SDRAM的刷新周期在SDRAM的數(shù)據(jù)手冊上有標(biāo)明，在本開發(fā)板使用的SDRAMHY57V561620CT-H的數(shù)據(jù)手冊上，可查得刷新周期＝64ms/8192=7.8125us。對于本實(shí)驗(yàn)，R_CNT=2^11+l-12*7.8125=1955,REFRESH=0x008e0000+1955=0x008e07a3。2024/2/14 高24位未用。BURST_EN：ARM突發(fā)操作控制

0：禁止突發(fā)操作；1：可突發(fā)操作SCKE_EN：SCKE使能控制SDRAM省電模式

0：關(guān)閉省電模式；1：使能省電模式SCLK_EN：SCLK省電控制，使其只在SDRAM訪問周期內(nèi)使能SCLK 0：SCLK一直有效；1：SCLK只在訪問期間有效BK76MAP：控制BANK6/7的大小及映射76543210BURST_ENXSCKE_ENSCLK_ENXBK76MAP5）BANKSIZEBANK6/7組大小控制寄存器2024/2/14BK76MAP：控制BANK6/7的大小及映射

100：2MB； 101：4MB；

110：8MB 111：16MB；

000：32MB； 001：64MB 010：128MB2024/2/14WBL：突發(fā)寫的長度。0：固定長度；1：保留TM：測試模式。 00：模式寄存器集；其它保留CL：列地址反應(yīng)時間

000：1個時鐘；010：2個時鐘；

011：3個時鐘；其它保留BT：猝發(fā)類型

0：連續(xù)； 1：保留BL：猝發(fā)時間

000：1個時鐘；其它保留6）MRSRB6/7BANK6/7模式設(shè)置寄存器1514131211109876543210WBLTMCLBTBL2024/2/142.NandFlash及其控制器1）NandFlash控制器概述

S3C2410X微控制器從Nandflash的引導(dǎo)功能：其內(nèi)部有一個叫做“起步石（Steppingstone）”的SRAM緩沖器，系統(tǒng)啟動時，Nandflash存儲器的前面4KByte字節(jié)將被自動載入到起步石中，然后系統(tǒng)自動執(zhí)行這些載入的引導(dǎo)代碼。引導(dǎo)代碼執(zhí)行完畢后，自動跳轉(zhuǎn)到SDRAM執(zhí)行。

Nandflash操作的校驗(yàn)功能：使用S3C2410X內(nèi)部硬件ECC功能可以對Nandflash的數(shù)據(jù)進(jìn)行有效性的檢測。

2024/2/142）NandFlash控制器主要特性

NandFlash模式：支持讀/擦/編程N(yùn)andflash存儲器。

自動導(dǎo)入模式：復(fù)位后，引導(dǎo)代碼被送入Steppingstone，傳送后，引導(dǎo)代碼在Steppingstone中執(zhí)行。

具有硬件ECC（糾錯碼）功能：硬件產(chǎn)生糾錯代碼。

內(nèi)部4KB的SRAM緩沖器Steppingstone，在Nandflash引導(dǎo)后可以作為其他用途使用。2024/2/143）NandFlash控制器的寄存器寄存器地址功能操作復(fù)位值NFCON0x4E000000NandFlash配置讀/寫-NFCMD0x4E000004NandFlash命令讀/寫-NFADDR0x4E000008NandFlash地址讀/寫-NFDATA0x4E00000CNandFlash數(shù)據(jù)讀/寫-NFSTAT0x4E000010NandFlash狀態(tài)讀/寫-NFECC0x4E000014NandFlash糾錯讀/寫-2024/2/14NFEN：NF控制器使能控制

0：禁止使用； 1：允許使用IECC：初始化ECC編碼/解碼器控制位

0：不初始化ECC； 1：初始化ECCNFCE：NF片選信號nFCE控制位持續(xù)時間設(shè)置

0：nFCE為低有效； 0：nFCE為高無效TACLE：CLE/ALE持續(xù)時間設(shè)置值（07）

持續(xù)時間＝

HCLK*(TACLS+1)

CLE/ALE：命令/地址鎖存允許1514131211109876543210NFENXIECCNFCETACLEXTWRPH0XPWRPH10-000-0-0（1）NFCONFlash配置寄存器2024/2/14TWRPH0：寫信號持續(xù)時間設(shè)置值（0～7） 持續(xù)時間＝

HCLK*(TWRPH0＋1)

TWRPH1：寫信號無效后CLE/ALE保持時間設(shè)置值（0～7） 持續(xù)時間＝

HCLK*(TWRPH1＋1)1514131211109876543210保留命令字（2）NFCMDFlash命令寄存器2024/2/14 高24位未用，低8位為讀入或者寫出的數(shù)據(jù)1514131211109876543210保留地址值（3）NFADDRFlash地址寄存器1514131211109876543210保留輸入/輸出數(shù)據(jù)（4）NFDATAFlash數(shù)據(jù)寄存器 高24位未用，低8位為Flash存儲器地址值2024/2/14RnB：NandFlash存儲器狀態(tài)位

0：存儲器忙； 1：存儲器準(zhǔn)備好1514131211109876543210保留RnB（5）NFSTATFlash狀態(tài)寄存器1514131211109876543210錯誤校正碼#1錯誤校正碼#0（6）NFECCFlash錯誤校正碼寄存器31302928272625242322212019181716保留錯誤校正碼#22024/2/144）NandFlash控制器的工作原理

1）自動導(dǎo)入啟動代碼步驟完成復(fù)位。如果自動導(dǎo)入模式使能，Nandflash存儲器的前面4K字節(jié)被自動拷貝到Steppingstone內(nèi)部緩沖器中。

Steppingstone被映射到nGCS0對應(yīng)的BANK0存儲空間。

CPU在Steppingstone的4-KB內(nèi)部緩沖器中開始執(zhí)行引導(dǎo)代碼。

注意：在自動導(dǎo)入模式下，不進(jìn)行ECC檢測。因此，Nandflash的前4KB應(yīng)確保不能有位錯誤（一般Nandflash廠家都確保）。

2024/2/142）NandFLASH模式配置

通過NFCONF寄存器配置Nandflash；寫Nandflash命令到NFCMD寄存器； 寫Nandflash地址到NFADDR寄存器；在讀寫數(shù)據(jù)時，通過NFSTAT寄存器來獲得Nandflash的狀態(tài)信息。應(yīng)該在讀操作前或?qū)懭胫髾z查R/nB信號（準(zhǔn)備好/忙信號）。 在讀寫操作后要查詢校驗(yàn)錯誤代碼，對錯誤進(jìn)行糾正。2024/2/14

3）系統(tǒng)引導(dǎo)和NandFLASH配置

OM[1:0]=00b：使能Nandflash控制器自動導(dǎo)入模式；

OM[3：0]為芯片引腳，設(shè)置引導(dǎo)模式、存儲器bank0的數(shù)據(jù)寬度、時鐘模式等。

OM[1:0]=01b、10b：

bank0數(shù)據(jù)寬度為16位、32位

OM[1:0]=11b：測試模式

Nandflash的存儲頁面大小應(yīng)該為512字節(jié)。

NCON：Nandflash尋址步驟數(shù)選擇

0：3步尋址； 1：4步尋址2024/2/14

4）NandFlash操作的校驗(yàn)問題

S3C2410A在寫/讀操作時，每512字節(jié)數(shù)據(jù)自動產(chǎn)生3字節(jié)的ECC奇偶代碼(24位)。

24位ECC奇偶代碼＝18位行奇偶＋6位列奇偶

ECC產(chǎn)生模塊執(zhí)行以下步驟：

當(dāng)MCU寫數(shù)據(jù)到Nand時，ECC產(chǎn)生模塊生成ECC代碼。 當(dāng)MCU從Nand讀數(shù)據(jù)時，ECC產(chǎn)生模塊生成ECC代碼同時用戶程序?qū)⑺c先前寫入時產(chǎn)生的ECC代碼比較。

2024/2/146.3.1I/O端口共有有117個多功能復(fù)用輸入/輸出（I/O）端口，它們分為8組。這些端口是：

A端口（GPA）：23個輸出端口

B端口（GPB）：11個輸入/輸出端口

C端口（GPC）：16個輸入/輸出端口

D端口（GPD）：16個輸入/輸出端口

E端口（GPE）：16個輸入/輸出端口

F端口（GPF）：8個輸入/輸出端口

G端口（GPG）：16個輸入/輸出端口

H端口（GPH）：11個輸入/輸出端口6.3開發(fā)板接口電路設(shè)計(jì)2024/2/14

這些端口都具有多功能，通過引腳配置寄存器，可以將其設(shè)置為所需要的功能，如：I/O功能、中斷功能等等。每一個端口都有4個寄存器，它們是：

(1)引腳配置寄存器

(2)數(shù)據(jù)寄存器

(3)引腳上拉寄存器

(4)保留寄存器。2024/2/141、端口A寄存器

1）GPACON為端口A引腳配置寄存器，起始地址為0x56000000H，初始值為：0x7FFFFF。

2）GPADAT為端口A的數(shù)據(jù)寄存器，起始地址為0x56000004H。其值為23位[22：0]。

注意：（1）當(dāng)A口引腳配置為非輸出功能時，其輸出無意義；

（2）從引腳輸入沒有意義。2024/2/142、端口B寄存器及引腳配置

1）GPBCON為端口B引腳配置寄存器，起始地址為0x56000010H，初始值為：0x0。

2）GPBDAT為端口B的數(shù)據(jù)寄存器，起始地址為0x56000014H。其值為11位[10：0]。

3）GPBUP為端口B上拉寄存器，起始地址為0x56000018H。位[10：0]有意義。

0：對應(yīng)引腳設(shè)置為上拉 1：無上拉功能

注意：當(dāng)B口引腳配置為非輸入/輸出功能時，其寄存器中的值沒有意義。2024/2/143、端口C寄存器及引腳配置

1）GPCCON為端口C的引腳配置寄存器，起始地址為0x56000020H，初始值為：0x0。

2）GPCDAT為端口C的數(shù)據(jù)寄存器，起始地址為0x56000024H。其值為16位[15：0]。

3）GPCUP為端口C上拉寄存器，起始地址為0x56000028H。位[15：0]有意義。每位的含義如下：

0：對應(yīng)引腳設(shè)置為上拉 1：無上拉功能

注意：當(dāng)C端口引腳配置為非輸入/輸出功能時，其寄存器中的值沒有意義。2024/2/144、端口D寄存器及引腳配置

1）GPDCON為端口D引腳配置寄存器，起始地址為0x56000030H，初始值為：0x0。

2）GPDDAT為端口D的數(shù)據(jù)寄存器，起始地址為0x56000034H。值為16位[15：0]。

3）GPDUP為端口D上拉寄存器，起始地址為0x56000038H。位[15：0]有意義。

0：對應(yīng)引腳設(shè)置為上拉 1：無上拉功能初始化時，[15：12]無上拉功能，而[11：0]有上拉

注意：當(dāng)D口引腳配置為非輸入/輸出功能時，其寄存器中的值沒有意義。2024/2/145、端口E寄存器及引腳配置

1）GPECON為端口E引腳配置寄存器，其地址起始為0x56000040H，初始值為：0x0。

2）GPEDAT為端口E的數(shù)據(jù)寄存器，起始地址為0x56000044H。其值為16位[15：0]。

3）GPEUP為端口E上拉寄存器，起始地址為0x56000048H。位[15：0]有意義。

0：對應(yīng)引腳設(shè)置為上拉 1：無上拉功能初始化時，各個引腳都有上拉功能。注意：當(dāng)E口引腳配置為非輸入/輸出功能時，其寄存器中的值沒有意義。2024/2/146、端口F寄存器及引腳配置

1）GPFCON為端口F引腳配置寄存器，起始地址為0x56000050H，初始值為：0x0。

2）GPFDAT為端口F的數(shù)據(jù)寄存器，起始地址為0x56000054H。其值為8位[7：0]。

3）GPEUP為端口F上拉寄存器，其位[7：0]有意義。初始化時各個引腳都有上拉功能。

0：對應(yīng)引腳設(shè)置為上拉 1：無上拉功能

注意：當(dāng)F口引腳配置為非輸入/輸出功能時，其寄存器中的值沒有意義。2024/2/147、端口G寄存器及引腳配置

1）GPGCON為端口G的引腳配置寄存器，起始地址為0x56000060H，初始值為：0x0。

2）GPGDAT為端口G的數(shù)據(jù)寄存器，起始地址為0x56000064H。其值為16位[15：0]。

3）GPGUP為端口G上拉寄存器，起始地址為0x56000068H。位[15：0]有意義。

0：對應(yīng)引腳設(shè)置為上拉 1：無上拉功能 初始化時，[15:11]引腳無上拉功能，其它引腳有。

注意：當(dāng)G口引腳配置為非輸入/輸出功能時，其寄存器中的值沒有意義。2024/2/148、端口H寄存器及引腳配置

1）GPHCON為端口H的引腳配置寄存器，起始地址為0x56000070H，初始值為：0x0。

2）GPHDAT為端口H的數(shù)據(jù)寄存器，端口H的GPHDAT寄存器：地址起始為0x56000074H。其值為11位[10：0]。

3）GPHUP為端口H上拉寄存器，起始地址為0x56000078H。位[10：0]有意義。

0：對應(yīng)引腳設(shè)置為上拉 1：無上拉功能

注意：當(dāng)H口引腳配置為非輸入/輸出功能時，其寄存器中的值沒有意義。2024/2/149、端口其它控制寄存器

1）MISCCR為混合控制寄存器，地址起始為0x56000080H，初始值為0x10330H。該寄存器的每位的含義如下表所示。2024/2/142）DCLKCON為D時鐘控制寄存器，起始地址為0x56000084H，初始值為0x0H。位[27：16]控制DCLK1

位[11：0]控制DCLK0。2024/2/14例如：用匯編語言控制LED按流水燈的方式運(yùn)行。開發(fā)板的LED的硬件連接與S3C2410的連接電路如圖所示。

2024/2/14在編程之前，必須先根據(jù)硬件電路配置相關(guān)寄存器。1）GPBCON寄存器配置由電路圖知，LED1-4由S3C2410的GPB7-10控制，且輸出低電平時，LED燈亮。

GPB7-10設(shè)置為輸出，GPBCON（起始地址為0x56000010）寄存器的位[21：14]應(yīng)該設(shè)置為01010101，其它位取0（或1），得GPBCON的值為：0x154000。2024/2/142）GPBUP寄存器配置

GPB7-10口禁止上拉，因此，GPBUP（起始地址為0x56000018）寄存器的位[10：7]應(yīng)該設(shè)置為1111，其它位取0（或1），得GPBUP的值為：0xFFFF。3）GPBDAT寄存器配置準(zhǔn)備端口輸出的數(shù)據(jù)，由于使用了GPB7-10這4個端口，所以，輸出的數(shù)據(jù)放在位[10：7]上。配置完成后，可以開始編寫程序了。下面是利用c語言編寫的源代碼。2024/2/14//====================================================================#include<stdlib.h>#include<string.h>#include"def.h"#include"option.h"#include"2410addr.h"#include"2410lib.h"#include"2410slib.h"#include"uart0.h"#include"mmu.h"void

Isr_Init(void);void

HaltUndef(void);void

HaltSwi(void);void

HaltPabort(void);void

HaltDabort(void);extern

void__rt_lib_init(void);//==============================================================2024/2/14voidMain(void){inti=0;

MMU_Init();//初始化MMU單元

#ifADS10__rt_lib_init();//forADS1.0#endif

ChangeClockDivider(1,1);//1:2:4配置APB總線時鐘和AHB總線時鐘ChangeMPllValue(0xa1,0x3,0x1);//FCLK=202.8MHz配置系統(tǒng)主時鐘Port_Init(); //IO端口初始化 Isr_Init(); //設(shè)中斷 Uart_Init(0,115200);//COM口初始化Uart_Printf("\n\nHelloMY2410!\n"); while(1) {Uart_Printf("ShowLED\n");//串口返回調(diào)試信息 Delay(2000);//延時 i++; if(i>15)i=0; Led_Display(i);//控制四個LED顯示

}}2024/2/14voidIsr_Init(void){

pISR_UNDEF=(unsigned)HaltUndef;

pISR_SWI=(unsigned)HaltSwi;

pISR_PABORT=(unsigned)HaltPabort;

pISR_DABORT=(unsigned)HaltDabort;

rINTMOD=0x0;//All=IRQmode

rINTMSK=BIT_ALLMSK;//Allinterruptismasked.

rINTSUBMSK=BIT_SUB_ALLMSK;//Allsub-interruptismasked.<-April01,2002SOP}

2024/2/14

voidHaltUndef(void){Uart_Printf("Undefinedinstructionexception.\n");while(1);}voidHaltSwi(void){Uart_Printf("SWIexception.\n");while(1);}voidHaltPabort(void){Uart_Printf("Pabortexception.\n");while(1);}voidHaltDabort(void){Uart_Printf("Dabortexception.\n");while(1);}voidLed_Display(intdata){ rGPBDAT=(~data&0xf)<<7;//因?yàn)槭堑?-10位，且只有4位，故左移7}2024/2/146.3.2DMA控制器

S3C2410X有4個通道的DMA控制器，它們位于系統(tǒng)總線和外設(shè)總線之間。每個DMA通道都能沒有約束地實(shí)現(xiàn)系統(tǒng)總線或者外設(shè)總線之間的數(shù)據(jù)傳輸，即每個通道都能處理下面四種情況： （1）源器件和目的器件都在系統(tǒng)總線； （2）源器件在系統(tǒng)總線，目的器件在外設(shè)總線； （3）源器件在外設(shè)總線，目的器件在系統(tǒng)總線； （4）源器件和目的器件都在外設(shè)總線。

DMA的主要優(yōu)點(diǎn)是：可以不通過CPU的中斷來實(shí)現(xiàn)數(shù)據(jù)的傳輸，DMA的運(yùn)行可以通過軟件或者通過外圍設(shè)備的中斷和請求來初始化。2024/2/141.DMA工作原理1）DMA的服務(wù)對象 每個DMA通道都有4個DMA請求源，通過設(shè)置，可以從中挑選一個服務(wù)。每個通道的DMA請求源如下表所示。

通道

源請求源0請求源1請求源2請求源3請求源4通道0nXDREQ0UART0SDITimerUSB設(shè)備EP1通道1nXDREQ1UART1IIS/SDISPI0USB設(shè)備EP2通道2IISSDOIISSDISDITimerUSB設(shè)備EP3通道3UART2SDISPI1TimerUSB設(shè)備EP42024/2/14

2）DMA的工作過程 （1）外設(shè)向DMAC發(fā)出請求 （2）DMAC通過HOLD向CPU發(fā)出總線請求； （3）CPU響應(yīng)釋放三總線，并且發(fā)應(yīng)答HLDA

（4）DMAC向外設(shè)發(fā)DMA應(yīng)答

（5）DMAC發(fā)出地址、控制信號，為外設(shè)傳送數(shù)據(jù)； （6）傳送完規(guī)定的數(shù)據(jù)后，DMAC撤銷HOLD信號，CPU也撤銷HLDA信號，并且恢復(fù)對三總線的控制。124532024/2/14

S3C2410X的DMA工作過程可以分為三個狀態(tài)： 狀態(tài)1：等待狀態(tài)。DMA等待一個DMA請求。如果有請求到來，將轉(zhuǎn)到狀態(tài)2。在這個狀態(tài)下，DMAACK和INTREQ為0。 狀態(tài)2：準(zhǔn)備狀態(tài)。DMAACK變?yōu)?，計(jì)數(shù)器（CURR_TC）裝入DCON[19:0]寄存器。 注意：DMAACK保持為1直至它被清除。 狀態(tài)3：傳輸狀態(tài)。DMA控制器從源地址讀入數(shù)據(jù)并將它寫到目的地址，每傳輸一次，CURR_TC數(shù)器（在DSTAT中）減1，并且可能做以下操作： 重復(fù)傳輸：在全服務(wù)模式下，將重復(fù)傳輸，直到計(jì)數(shù)器CURR_TC變?yōu)?；在單服務(wù)模式下，僅傳輸一次。2024/2/14設(shè)置中斷請求信號：當(dāng)CURR_TC變?yōu)?時，DMAC發(fā)出INTREQ信號，而且DCON[29]即中斷設(shè)定位被設(shè)為1。清除DMAACK信號：對單服務(wù)模式，或者全服務(wù)模式CURR_TC變?yōu)?。 注意：在單服務(wù)模式下，DMAC的3個狀態(tài)被執(zhí)行一遍，然后停止，等待下一個DMAREQ的到來。如果DMAREQ到來，則這些狀態(tài)被重復(fù)操作，直到CURR_TC減為0。

說明：DMA傳輸分為一個單元傳輸和4個單元突發(fā)式傳輸。2024/2/143）外部DMA請求/響應(yīng)規(guī)則

DMAC有3種類型的外部DMA請求/響應(yīng)規(guī)則： （1）singleservicedemand，單服務(wù)請求（對應(yīng)于需求模式） （2）singleservicehandshake，單服務(wù)握手（握手模式） （3）wholeservicehandshake，全服務(wù)握手（全服務(wù)模式） 每種類型都定義了像DMA請求和DMA響應(yīng)這些信號怎樣與這些規(guī)則相聯(lián)系。

2024/2/14

demand與handshake模式的比較： 在一次傳輸結(jié)束時，DMA檢查xnxDREQ（DMA請求）信號的狀態(tài)： 在demand模式下：如果DMA請求（xnxDREQ）信號仍然有效，則傳輸馬上再次開始。否則等待。 在handshake模式下：如果DMA請求信號無效，DMA在兩個時鐘周期后將DMA響應(yīng)（xnxDACK）信號變得無效。否則，DMA等待直到DMA請求信號變得無效。每請求一次傳輸一次。2024/2/14

4）DMA時序要求

DMA請求信號和響應(yīng)信號的Setup時間與delay時間在所有的模式下是相同的。 如果DMA請求信號的setup時間滿足要求，則在兩個周期內(nèi)實(shí)現(xiàn)同步，然后DMA響應(yīng)信號變得有效。 在DMA響應(yīng)信號有效后，DMA向CPU請求總線。如果它得到總線就執(zhí)行操作。DMA操作完成后，DMA響應(yīng)信號變得無效。2024/2/142.DMA控制器的相關(guān)寄存器 每個DMA通道有9個控制寄存器（4個通道共計(jì)36個寄存器），6個用來控制DMA傳輸，其它3個監(jiān)視DMA控制器的狀態(tài)。 RegisterAddressR/WDescriptionResetValueDISRCn0x4B0000x0R/W初始源基地址寄存器0x00000000DISRCCn0x4B0000x4R/W初始源控制寄存器0x00000000DIDSTn0x4B0000x8R/W初始目的基地址寄存器0x00000000DIDSTCn0x4B0000xCR/W初始目的控制寄存器0x00000000DCONn0x4B0000y0R/WDMA控制寄存器0x00000000DSTATn0x4B0000y4R狀態(tài)/計(jì)數(shù)寄存器0x00000000DCSRCn0x4B0000y8R當(dāng)前源地址寄存器0x00000000DCDSTn0x4B0000yCR當(dāng)前目的地址寄存器0x00000000SKTRIGn0x4B0000z0R/WDMA掩碼/觸發(fā)寄存器0b0002024/2/141）DISRCnDMA源基地址寄存器

寄存器地址R/W意義初值DISRC00x4B000000R/WDMA0源基地址寄存器0x00000000DISRC10x4B000040R/WDMA1源基地址寄存器0x00000000DISRC20x4B000080R/WDMA2源基地址寄存器0x00000000DISRC30x4B0000C0R/WDMA3源基地址寄存器0x000000003130……00S_ADDR源數(shù)據(jù)基地址（在CURR_SRC為0、并且DMAACK為1時裝載入CURR_SRC）2024/2/14LOC源所在總線選擇

0：AHB； 1：APBINC源地址變化設(shè)置

0：源地址增加； 1：源地址不變

2）DISRCCnDMA源控制寄存器 寄存器地址R/W意義初值DISRCC00x4B000004R/WDMA0初始源控制寄存器0x00000000DISRCC10x4B000044R/WDMA1初始源控制寄存器0x00000000DISRCC20x4B000084R/WDMA2初始源控制寄存器0x00000000DISRCC30x4B0000C4R/WDMA3初始源控制寄存器0x0000000031……21

0保留（為0）LOC源總線選擇INC源地址變化設(shè)置2024/2/143）DIDSTnDMA目的基地址寄存器寄存器地址R/W意義初值DIDST00x4B000008R/WDMA0目的基地址寄存器0x00000000DIDST10x4B000048R/WDMA1目的基地址寄存器0x00000000DIDST20x4B000088R/WDMA2目的基地址寄存器0x00000000DIDST30x4B0000C8R/WDMA3目的基地址寄存器0x000000003130……00D_ADDR目標(biāo)基地址，會被載入CURR_DST（當(dāng)CURR_DST的值為0、并且DMAACK的值為1時）2024/2/144）DIDSTCnDMA初始目的控制寄存器寄存器地址R/W意義初值DIDSTC00x4B00000CR/WDMA0初始目的控制寄存器0x00000000DIDSTC10x4B00004CR/WDMA1初始目的控制寄存器0x00000000DIDSTC20x4B00008CR/WDMA2初始目的控制寄存器0x00000000DIDSTC30x4B0000CCR/WDMA3初始目的控制寄存器0x00000000LOC目的地址所在總線選擇

0：AHB； 1：APBINC目的地址地址變化設(shè)置

0：目的地址增加； 1：目的地址不變31……21

0保留（為0）LOC目的總線選擇INC目的地址變化設(shè)置2024/2/14

5）DCONnDMA控制寄存器

寄存器地址R/W意義初值DCON00x4B000010R/WDMA0控制寄存器0x00000000DCON10x4B000050R/WDMA1控制寄存器0x00000000DCON20x4B000090R/WDMA2控制寄存器0x00000000DCON30x4B0000D0R/WDMA3控制寄存器0x00000000313029282726252423222120DMD_HSSYNCINTTSZSERVMODEHWSRCSELSWHW_SELRELOADDSZ1918171615141312111098876543210TC傳輸次數(shù)初值2024/2/14DMD_HSDMA與外設(shè)握手模式選擇

0：需求模式。為單服務(wù)，但只要DREQ信號有效便傳輸

1：握手模式。為單服務(wù)，要等待DREQ信號變?yōu)闊o效， DREQ再有效時才傳輸。SYNCDREQ和DACK信號與系統(tǒng)總線時鐘同步選擇

0：DREQ和DACK與PCLK(APBclock)同步。慢速外設(shè)

1：DREQ和DACK與HCLK(AHBclock)同步。高速外設(shè)INTCURR_TC的中斷請求控制

0：禁止CURR_TC產(chǎn)生中斷請求

1：當(dāng)所有的傳輸結(jié)束時，CURR_TC產(chǎn)生中斷請求

TSZ傳輸長度類型選擇

0：執(zhí)行單數(shù)據(jù)傳輸 1：執(zhí)行四數(shù)據(jù)長的突發(fā)傳輸

2024/2/14SERVMODE傳輸模式選擇

0：單服務(wù)傳輸模式，每傳輸一次都要查詢DREQ 1：全服務(wù)傳輸模式，不查詢DREQ，但傳輸一次也要釋 放總線。HWSRCSEL

各DMA通道請求源設(shè)置HWSRCSEL000001010011100通道0nXDREQ0UART0SDITimerUSB設(shè)備EP1通道1nXDREQ1UART1IISSDISPI0USB設(shè)備EP2通道2IISSDOIISSDISDITimerUSB設(shè)備EP3通道3UART2SDISPI1TimerUSB設(shè)備EP42024/2/14SWHW_SELDMA源選擇方式（軟件或硬件）設(shè)置

0：以軟件software方式產(chǎn)生DMA請求，需要用DMASKTRIG控制寄存器中的SW_TRIG位設(shè)置觸發(fā)。

1：由位[26:24]提供的DMA源觸發(fā)DMA操作RELOAD再裝載選擇

0：自動再裝載，當(dāng)傳輸次數(shù)減為0時自動裝載DMA初值

1：不自動再裝載，傳輸結(jié)束關(guān)閉DMA通道。DSZ傳輸數(shù)據(jù)類型設(shè)置

00：字節(jié)； 01：半字； 10：字； 11：保留2024/2/14STATDMA狀態(tài)

00：就緒態(tài)，可進(jìn)行傳輸；