第二章 組合邏輯電路

數(shù)字電子技術(shù)（基礎(chǔ)）學(xué)習(xí)要點(diǎn)：運(yùn)用組合電路的分析方法對具體電路進(jìn)行分析；運(yùn)用組合電路的設(shè)計(jì)方法設(shè)計(jì)出所需的電路；組合邏輯電路中的競爭—冒險(xiǎn)現(xiàn)象、產(chǎn)生的原因、判斷方法及消除方法。第二章組合邏輯電路２.2組合邏輯電路的分析與設(shè)計(jì)方法2.2組合邏輯電路的分析方法2.3組合邏輯電路的設(shè)計(jì)方法2.4組合邏輯電路中的競爭冒險(xiǎn)退出第二章組合邏輯電路2.1集成門電路2.1集成門電路一、TTL門電路二、CMOS門電路三、數(shù)字集成電路的品種類型四、數(shù)字集成電路的性能參數(shù)和使用參見閻石主編的＜數(shù)字電路技術(shù)基礎(chǔ)＞

第四版Ｐ45~123集成電路的外部特性包含兩個(gè)內(nèi)容，一個(gè)是輸入與輸出之間的邏輯關(guān)系，即所謂的邏輯功能；另一個(gè)是外部的電氣特性,包括電壓傳輸特性、輸入特性、輸出特性和動(dòng)態(tài)特性。電氣特性是實(shí)際使用集成電路必要的基礎(chǔ)。將數(shù)字電路的元、器件和連線制作在同一硅片上的器件，稱為集成電路IntegratedCircuit，簡稱IC）。它于1961年在美國德克薩斯儀器公司誕生。按集成度（即每一片硅片中所含元、器件數(shù)）的多少，集成電路可分成：小規(guī)模集成電路（SmallScaleIntegration，簡稱SSI）、中規(guī)模集成電路（MediumScaleIntegration，簡稱MSI)、大規(guī)模集成電路（LargeScaleIntegration，簡稱LSI)、超大規(guī)模集成電路（VeryLargeScaleIntegration，簡稱VLSI）。根據(jù)制造工藝不同，集成電路可分成雙極型和單極型兩大類：雙極型有輸入端和輸出端均為三極管結(jié)構(gòu)的邏輯電路（Transistor-TransistorLogic，簡稱TTL電路）、發(fā)射極耦合邏輯電路（EmitterCoupledLogic，簡稱ECL電路）、集成注入邏輯（IntegratedInjactionLogic，簡稱I2L電路）。單極型有互補(bǔ)型金屬-氧化物-半導(dǎo)體場效應(yīng)管電路（ComplementaryMetal-Oxide-Semiconductor，簡稱CMOS電路）、N溝道金屬-氧化物-半導(dǎo)體場效應(yīng)管電路（N-ChannelMetal-Oxide-Semiconductor，簡稱NMOS電路）、P溝道金屬-氧化物-半導(dǎo)體場效應(yīng)管電路（N-ChannelMetal-Oxide-Semiconductor，簡稱PMOS電路）和雙極型CMOS電路（Bipolar-CMOS，簡稱Bi-CMOS電路）等等。一、TTL門電路TTL門電路由雙極型三極管構(gòu)成,它的特點(diǎn)是速度快、抗靜電能力強(qiáng)、集成度低、功耗大,目前廣泛應(yīng)用于中、小規(guī)模集成電路中。TTL門電路有74（商用）和54（軍用）兩大系列,每個(gè)系列中又有若干子系列,例如，74系列包含如下基本子系列：與非門7400為例，說明74系列中各子系列的差別74:標(biāo)準(zhǔn)TTL(StandardTTL)。74H:高速TTL(HighspeedTTL)。輸出級采用了達(dá)林頓（復(fù)合三極管）結(jié)構(gòu)，將所有的電阻值降低將近一半，提高了平均傳輸速度近一倍(通常在10ns以下）。功耗大。74S:肖特基TTL(SchottkyTTL)。采用抗飽和三極管（或稱肖特基三極管，是普通三極管和肖特基勢壘二極管組合而成），避免三極管導(dǎo)通是深度飽和，從而縮短了傳輸時(shí)間；增加了一個(gè)有源泄放回路，縮短了門電路的傳輸時(shí)間，改善了門電路的電壓傳輸特性。功耗大，輸出低電平升高（最大值可達(dá)0.5V）74:標(biāo)準(zhǔn)TTL(StandardTTL)。74H:高速TTL(HighspeedTTL)。輸出級采用了達(dá)林頓（復(fù)合三極管）結(jié)構(gòu)，將所有的電阻值降低將近一半，提高了平均傳輸速度近一倍(通常在10ns以下）。功耗大。74H系列與非門電路。肖特基TTL(SchottkyTTL)。采用抗飽和三極管（或稱肖特基三極管，是普通三極管和肖特基勢壘二極管組合而成），避免三極管導(dǎo)通是深度飽和，從而縮短了傳輸時(shí)間；增加了一個(gè)有源泄放回路，縮短了門電路的傳輸時(shí)間，改善了門電路的電壓傳輸特性。功耗大，輸出低電平升高（最大值可達(dá)0.5V）74H系列與非門電路。74S系列與非門電路。74S系列與非門電路。74LS系列與非門電路。74LS:低功耗肖特基TTL(Lowpower

SchottkyTTL)。除同74S一樣，采用抗飽和三極管、引入有源泄放回路以外，還采用了將輸入端的多發(fā)射極三極管改用肖特基勢壘二極管、在T4的基極和發(fā)射極各接入一個(gè)二極管以縮短了門電路的傳輸時(shí)間。采用提高電路中各個(gè)電阻的電阻值、將Ｔ３管的發(fā)射極接地電阻改接到輸出端，來降低功耗，功耗僅為74系列的五分之一，為74H系列的十分之一。74LS:低功耗肖特基TTL(Lowpower

SchottkyTTL)。除同74S一樣，采用抗飽和三極管、引入有源泄放回路以外，還采用了將輸入端的多發(fā)射極三極管改用肖特基勢壘二極管、在T4的基極和發(fā)射極各接入一個(gè)二極管以縮短了門電路的傳輸時(shí)間。采用提高電路中各個(gè)電阻的電阻值、將Ｔ３管的發(fā)射極接地電阻改接到輸出端，來降低功耗，功耗僅為74系列的五分之一，為74H系列的十分之一。74AS:先進(jìn)肖特基TTL(Advanced

SchottkyTTL)。除了采用很低的電阻外，結(jié)構(gòu)與74LS結(jié)構(gòu)類似，速度快，但功耗也較74LS結(jié)構(gòu)大。

74ALS:先進(jìn)低功耗肖特基TTL(Advanced

Lowpower

SchottkyTTL)。與74AS系列比較，采用了更高的的電阻，來降低功耗，通過改進(jìn)工藝縮小器件尺寸，獲得更短的延時(shí)，來提高速度。54系列和74系列具有相同的子系列,兩個(gè)系列的參數(shù)基本相同,主要在電源電壓范圍和工作環(huán)境溫度范圍上有所不同,54系列適應(yīng)的范圍更大些,如表2―1所示。

表2―154系列與74系列的比較系列 電源電壓/V 環(huán)境溫度/℃544.5~5.5-55~+125744.75~5.25 0~70不同子系列在速度、功耗等參數(shù)上有所不同。TTL門電路采用5V電源供電。

CMOS門電路由場效應(yīng)管構(gòu)成,它的特點(diǎn)是集成度高、功耗低、速度慢、抗靜電能力差。雖然TTL門電路由于速度快和更多類型選擇而流行多年,但CMOS門電路具有功耗低、集成度高的優(yōu)點(diǎn),而且其速度已經(jīng)獲得了很大的提高,目前已可與TTL門電路相媲美。因此，CMOS門電路獲得了廣泛的應(yīng)用,特別是在大規(guī)模集成電路和微處理器中目前已經(jīng)占據(jù)支配地位。二、CMOS門電路每個(gè)系列的數(shù)字集成電路都有很多不同的品種類型,用不同的代碼表示,例如:00:4路2輸入與非門

02:4路2輸入或非門

08:4路2輸入與門

10:3路3輸入與非門

20:雙路4輸入與非門

27:3路3輸入或非門

32:4路2輸入或門

86:4路2輸入異或門三、數(shù)字集成電路的品種類型具有相同品種類型代碼的邏輯電路,不管屬于哪個(gè)系列,它們的邏輯功能相同,引腳也兼容。例,7400,74LS00,74ALS00,74HC00,74AHC00都是引腳兼容的4路2輸入與非門封裝,引腳排列和邏輯圖如圖2―1所示。數(shù)字集成電路的性能參數(shù)主要包括：直流電源電壓、輸入/輸出邏輯電平、扇出系數(shù)、傳輸延時(shí)、功耗等。四、數(shù)字集成電路的性能參數(shù)和使用4)傳輸延時(shí)tP或tpd

傳輸延時(shí)tP指輸入變化引起輸出變化所需的時(shí)間,它是衡量邏輯電路工作速度的重要指標(biāo)。傳輸延時(shí)越短,工作速度越快,工作頻率越高。tPHL指輸出由高電平變?yōu)榈碗娖綍r(shí),輸入脈沖的指定參考點(diǎn)（一般為中點(diǎn)）到輸出脈沖的相應(yīng)指定參考點(diǎn)的時(shí)間。tPLH指輸出由低電平變?yōu)楦唠娖綍r(shí),輸入脈沖的指定參考點(diǎn)到輸出脈沖的相應(yīng)指定參考點(diǎn)的時(shí)間。標(biāo)準(zhǔn)TTL系列門電路典型的傳輸延時(shí)為11ns;高速TTL系列門電路典型的傳輸延時(shí)為3.3ns。HCT系列CMOS門電路的傳輸延時(shí)為7ns;AC系列CMOS門電路的傳輸延時(shí)為5ns;ALVC系列CMOS門電路的傳輸延時(shí)為3ns。（插傳輸時(shí)間圖）2.2組合邏輯電路的分析組合電路：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無關(guān)；電路結(jié)構(gòu)中無反饋環(huán)路（無記憶）邏輯電路分析的任務(wù)是根據(jù)給出的邏輯電路圖,通過分析總結(jié)出它的邏輯功能。對原電路進(jìn)行改進(jìn)，尋求最佳方案。簡言之，邏輯電路分析就是已知電路圖，確定其功能。在產(chǎn)品仿制，設(shè)備維修時(shí)，邏輯電路分析過程顯得十分重要。2.2.1組合邏輯電路的分析方法邏輯函數(shù)化簡的原則：對任何一個(gè)電子系統(tǒng)，都是以成本低，可靠性高、速度快作為評價(jià)指標(biāo)。于是邏輯函數(shù)化簡，通常遵循的原則是：*邏輯電路所用的門數(shù)量最少，所用門的種類最少；*各個(gè)門的輸入端要少；*邏輯電路所用的級數(shù)要少；*邏輯電路所用的連線要少；邏輯圖邏輯表達(dá)式

1

1最簡與或表達(dá)式化簡

2

2從輸入到輸出逐級寫出組合邏輯電路的分析步驟最簡與或表達(dá)式

3真值表

3

4電路的邏輯功能當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。

4邏輯圖邏輯表達(dá)式例：最簡與或表達(dá)式

1

2

真值表用與非門實(shí)現(xiàn)電路的邏輯功能最簡與或表達(dá)式電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個(gè)為0，Y=1；A、B全為1時(shí)，Y=0。所以Y和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。

3

4

5

插入脈沖如輸入情況P41邏輯電路設(shè)計(jì)又稱邏輯電路綜合,其任務(wù)是，根據(jù)給定的邏輯功能要求,求出邏輯函數(shù)表達(dá)式,然后用邏輯器件去實(shí)現(xiàn)所得邏輯函數(shù)。簡言之，邏輯電路設(shè)計(jì)就是按照功能要求設(shè)計(jì)出電路圖。邏輯電路設(shè)計(jì)實(shí)際就是產(chǎn)品開發(fā)一個(gè)重要環(huán)節(jié)。2.2.2組合邏輯電路的設(shè)計(jì)方法組合邏輯電路的設(shè)計(jì)步驟一、進(jìn)行邏輯抽象。①分析事件的因果關(guān)系，確定輸入輸出變量。這一步是最關(guān)鍵，也是最困難的一步。②定義邏輯狀態(tài)的含義。③根據(jù)分析出來的因果關(guān)系列出邏輯真值表。二、寫出邏輯函數(shù)表達(dá)式。三、選定器件的類型。實(shí)現(xiàn)組合邏輯電路所用的邏輯器件可分為三大類:基本門電路、MSI組合邏輯模塊、可編程器件。四、將邏輯函數(shù)化簡或變換成適當(dāng)?shù)男问?。?dāng)選用小規(guī)模集成的門電路進(jìn)行設(shè)計(jì)時(shí)，根據(jù)器件的資源情況把邏輯函數(shù)式化簡成與器件種類相適應(yīng)的最簡形式。當(dāng)選用中規(guī)模集成的常用組合邏輯器件進(jìn)行設(shè)計(jì)時(shí)，需要把函數(shù)式變換成適當(dāng)?shù)男问?，以便能用最少的器件和最簡單的連線接成所要求的邏輯電路。在下一章中將會看到，每一種中規(guī)模集成的常用組合邏輯器件的邏輯功能都可以寫成一個(gè)邏輯函數(shù)式。在使用這些器件設(shè)計(jì)組合邏輯電路時(shí)，應(yīng)該把待產(chǎn)生的邏輯函數(shù)式變換成與所用器件的邏輯函數(shù)式相同或類似的形式。具體做法將在下一章中介紹。關(guān)于使用存儲器和可編程邏輯器件設(shè)計(jì)組合邏輯電路的具體方法，將在后續(xù)有關(guān)章節(jié)再作介紹。五、根據(jù)化簡或變換后的邏輯函數(shù)式，畫出邏輯電路圖。六、工藝設(shè)計(jì)。真值表電路功能描述例：設(shè)計(jì)一個(gè)樓上、樓下開關(guān)能獨(dú)立控制樓梯路燈的控制電路。分析因果關(guān)系：獨(dú)立控制的含義：在上樓前，用樓下開關(guān)可以開關(guān)電燈，上樓后，用樓上開關(guān)也可以開關(guān)電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時(shí)為1，斷開時(shí)為0；燈亮?xí)rY為1，燈滅時(shí)Y為0。根據(jù)邏輯要求列出真值表。

1邏輯抽象

1

2邏輯表達(dá)式或卡諾圖最簡與或表達(dá)式化簡

3

2最簡與或表達(dá)式

4選擇器件邏輯變換

5邏輯電路圖用與非門實(shí)現(xiàn)用異或門實(shí)現(xiàn)P43~46分別列出了用與非門和

或非門實(shí)現(xiàn)組合邏輯電路的方法。真值表電路功能描述例：用與非門設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表。

1窮舉法

1

2

2邏輯表達(dá)式

3卡諾圖最簡與或表達(dá)式化簡

4

5邏輯變換

6邏輯電路圖

3化簡

4111Y=AB+AC

5

6前面的章節(jié)里我們對電路的討論都是在理想情況下進(jìn)行的，即假設(shè)①電路中的連線和集成門都沒有延時(shí)，②電路中的信號發(fā)生變化時(shí)，都是在瞬間完成。實(shí)際上，無論是二極管還是三極管從導(dǎo)通變?yōu)榻刂粱驈慕刂磷優(yōu)閷?dǎo)通都需要一定的時(shí)間，而且二極管、三極管、電阻以及連接線等都存在寄生電容，但我們把理想的矩形電壓信號加到任意一個(gè)門電路的輸入端時(shí)，其輸出電壓的波形不僅要比輸入信號滯后，而且波形的上升沿和下降沿也將變壞。（插入傳輸時(shí)間圖）2.2.3組合電路中的競爭冒險(xiǎn)信號變化不可能瞬間完成，而是需要一個(gè)過渡時(shí)間。因此在理想情況設(shè)計(jì)的組合邏輯電路，受到上述因素影響后，可能在輸入信號變化的瞬間，在輸出端出現(xiàn)一些不正確的尖峰信號。下面讓我們用兩個(gè)最簡單的例子來觀察一下輸入信號邏輯電平發(fā)生變化的瞬間電路的工作情況。例2:

Y=A+B

穩(wěn)態(tài)時(shí)，0+1=1這些尖峰脈沖不符合門電路穩(wěn)態(tài)Y=AB下的邏輯功能例1：Y=AB穩(wěn)態(tài)時(shí)，01=0我們把門電路兩個(gè)輸入信號同時(shí)向相反的邏輯電平跳變（一0→1個(gè)從0→1，另一個(gè)1

→0）的現(xiàn)象叫做競爭。由于競爭而在輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象就叫做競爭冒險(xiǎn)有競爭現(xiàn)象時(shí)不一定都會產(chǎn)生競爭Y=AB例2例31、產(chǎn)生競爭冒險(xiǎn)的原因產(chǎn)生競爭冒險(xiǎn)的主要原因有三：①所經(jīng)路徑不同，各路信號產(chǎn)生的延遲時(shí)間不同；②任何一個(gè)門電路都具有一定的傳輸延時(shí)。①②使得一個(gè)或幾個(gè)輸入信號經(jīng)不同的路徑到達(dá)同一點(diǎn)的時(shí)間有差異。

③信號變化不可能瞬間完成，而是需要一個(gè)過渡時(shí)間。干擾信號判斷一個(gè)組合邏輯電路是否存在競爭-冒險(xiǎn)有兩種常用的方法：代數(shù)法和卡諾圖法。

1)代數(shù)法在一個(gè)組合邏輯電路中，如果某個(gè)門電路的輸出表達(dá)式在一定條件下簡化為