《微處理器與接口技術》課件第4章 存儲器系統(tǒng)設計

4.1隨機存取存儲器4.1.1靜態(tài)隨機存取存儲器SRAM的存儲元是一個雙穩(wěn)態(tài)觸發(fā)器，用于存儲一位二進制信息0或1。Intel6264是容量為8K字節(jié)的SRAM芯片。A0～A12：Intel6264地址總線引腳，與8088/8086的低13位地址總線相連，可以產(chǎn)生213=8192(8K)個地址編碼，這13根管腳上的信號通過芯片內(nèi)部譯碼，可以選中一個存儲單元。D0～D7：Intel6264數(shù)據(jù)總線引腳，形成8位雙向數(shù)據(jù)線，與8088/8086的數(shù)據(jù)總線相連。每根數(shù)據(jù)線對應存儲單元中的1位，8根數(shù)據(jù)信號線表明Intel6264中的每個存儲單元有8位，即1個字節(jié)。4.1隨機存取存儲器

4.1隨機存取存儲器4.1.1靜態(tài)隨機存取存儲器存儲器芯片除了地址總線、數(shù)據(jù)總線和部分控制總線需要與系統(tǒng)總線連接，還需要保證存儲地址滿足設計要求。因此，需要設計符合要求的譯碼電路，產(chǎn)生正確的片選信號。由于低位地址尋址由存儲器內(nèi)部芯片完成，所以，譯碼主要是設計電路完成高位地址信號到片選信號的轉(zhuǎn)換，使系統(tǒng)能夠?qū)x中的存儲器芯片的單元進行讀寫操作。4.1隨機存取存儲器4.1.1靜態(tài)隨機存取存儲器一片Intel6264的連接示意圖，SRAM的地址范圍要求是1E000H～1FFFFH，系統(tǒng)的低13位地址總線A12～A0與Intel6264的地址總線相連，高7位地址信號A19～A13經(jīng)過譯碼電路產(chǎn)生片選信號，圖中的譯碼電路由與非和或非的邏輯門器件組成，也可以由74LS138譯碼器產(chǎn)生，注意的是，只有當A19～A13為0001111時，譯碼電路才能產(chǎn)生低電平，其余數(shù)值譯碼電路輸出都是高電平。4.1隨機存取存儲器4.1.2動態(tài)隨機存取存儲器Intel2164A是一塊64K×1b的DRAM芯片，其容量是64K×1b。A0～A7：8個地址信號輸入引腳。雖然Intel2164A內(nèi)部能尋址到64K個地址空間，但是因為其地址信號線是復用的，所以只需要8條地址信號線。在Intel2164A內(nèi)部，存儲單元是采用矩陣結(jié)構排列。通過片內(nèi)譯碼，行地址信號選擇一行，列地址信號選擇一列，就確定了選中的存儲單元。因此，Intel2164A的存取地址分為行地址和列地址，鎖存在行地址鎖存器和列地址鎖存器中，分兩次送到地址信號引腳上，選中要訪問的地址單元。DIN和DOUT：數(shù)據(jù)輸入/輸出引腳。DIN為數(shù)據(jù)輸入引腳，當8088/8086向Intel2164A存儲信息時，由DIN引腳寫入數(shù)據(jù)，并送到芯片內(nèi)部；同樣，DOUT是數(shù)據(jù)輸出線引腳，當8088/8086讀取Intel2164A存儲但與內(nèi)信息時，數(shù)據(jù)由DOUT引腳輸出。注意DIN和DOUT每次只寫入或讀取1bit。4.1隨機存取存儲器

4.1隨機存取存儲器4.1.2動態(tài)隨機存取存儲器圖是以Intel2164A為例的DRAM系統(tǒng)連接電路圖，由于Intel2164A存儲單元是1個bit，8片構成對1個字節(jié)8bit的訪問，所以塊狀表示由8片Intel2164A構成的64KB存儲器。74LS158是4路二選一的數(shù)據(jù)選擇器，要對8位的地址線控制，需要兩片74LS158。74LS245是三態(tài)總線轉(zhuǎn)換器，可以雙向傳送，作為讀取/存取的雙向數(shù)據(jù)總線的控制。4.2只讀存儲器

4.2只讀存儲器

4.3存儲器系統(tǒng)設計4.3.1地址譯碼全地址譯碼指對存儲器進行譯碼時使用系統(tǒng)全部的地址信號，其中低位地址信號作為存儲器地址輸入信號，用于存儲器內(nèi)部存儲單元尋址，高位地址信號作為譯碼電路的輸入信號，用于產(chǎn)生存儲器芯片片選信號。

4.3存儲器系統(tǒng)設計4.3.1地址譯碼2、部分地址譯碼方式部分址譯碼指對存儲器進行譯碼時使用系統(tǒng)部分的地址信號與存儲器連接，通常是部分高位地址參與片選的譯碼。如圖4-15的部分地址譯碼連接示意圖，與圖4-14的全地址譯碼連接相比，圖的A19沒有參加地址譯碼，因此，Intel6264被映射到0E000H～0FFFFH和8E000H～8FFFFH兩個地址空間，即每個存儲單元有2個地址。由于部分地址被同一個存儲器占用，所以部分地址譯碼減少了存儲地址空間。如果對內(nèi)存空間要求不高，為了簡化譯碼電路設計，可以考慮這種譯碼方式，也常用于單存儲芯片的存儲器系統(tǒng)。

4.3.2字位擴展4.3.1地址譯碼1.位擴展存儲器芯片每個存儲單元的字長有l(wèi)位、4位或8位的，如Intel2164A的字長就是1bit，而Intel6264的字長就是8bit，在微處理器系統(tǒng)中的字長通常是一個字節(jié)，即8bit。如果使用Intel2164A等存儲器芯片設計存儲器系統(tǒng)，其字長不滿足要求，因此需要進行位擴展來設計符合要求的字長。位擴展的設計思路是，并聯(lián)若干個存儲器芯片的地址線和控制線，這些芯片的數(shù)據(jù)線與數(shù)據(jù)總線的不同位連接。這樣保持總的存儲單元個數(shù)不變，但單元中的位數(shù)增加。

4.3.2字位擴展4.3.1地址譯碼2.字擴展字擴展是指當存儲單元的字長滿足要求，需要增加存儲單元的數(shù)量時，用多片或多組滿足字長的存儲器構成滿足設計需求的存儲空間。位擴展的設計思路是：并聯(lián)多片或多組芯片的地址線、數(shù)據(jù)線和控制線，每片的片選信號與地址譯碼電路的不同輸出相連，從而擴展了存儲單元數(shù)量，又區(qū)分了各芯片的地址。

4.3.2字位擴展4.3.1地址譯碼3.字位擴展字擴展是指當存儲單元的字長滿足要求，需要增加存儲單元的數(shù)量時，用多片或多組滿足字長的存儲器構成滿足設計需求的存儲空間。位擴展的設計思路是：并聯(lián)多片或多組芯片的地址線、數(shù)據(jù)線和控制線，每片的片選信號與地址譯碼電路的不同輸出相連，從而擴展了存儲單元數(shù)量，又區(qū)分了各芯片的地址。如果一片存儲器芯片無法在字