電子與通信技術(shù)：EDA技術(shù)必看考點四

電子與通信技術(shù)：EDA技術(shù)必看考點四1、單選

電子系統(tǒng)設(shè)計優(yōu)化，主要考慮提高資源利用率減少功耗（即面積優(yōu)化）及提高運(yùn)行速度（即速度優(yōu)化），下列方法（）不屬于面積優(yōu)化。A、流水線設(shè)計B、資源共享C、邏輯優(yōu)化D、串（江南博哥）行化正確答案：A2、單選

在VHDL中（）不能將信息帶出對它定義的當(dāng)前設(shè)計單元。A.信號B.常量C.數(shù)據(jù)D.變量正確答案：D3、單選

下面數(shù)據(jù)中屬于位矢量的是（）。A.4.2B.3C.‘1’D.“11011”正確答案：D4、單選

（）在EDA工具中，能將硬件描述語言轉(zhuǎn)換為硬件電路的重要工具軟件稱為。A.仿真器B.綜合器C.適配器D.下載器正確答案：D5、單選

對于信號和變量的說法，哪一個是不正確的：（）。A.信號用于作為進(jìn)程中局部數(shù)據(jù)存儲單元B.變量的賦值是立即完成的C.信號在整個結(jié)構(gòu)體內(nèi)的任何地方都能適用D.變量和信號的賦值符號不一樣正確答案：A6、單選

描述項目具有邏輯功能的是（）。A.實體B.結(jié)構(gòu)體C.配置D.進(jìn)程正確答案：B7、單選

在VHDL中，含WAIT語句的進(jìn)程PROCESS的括弧中（）再加敏感信號，否則則是非法的。A.可以B.不能C.必須D.有時可以正確答案：B8、單選

STD_LOGIG_1164中定義的高阻是字符（）。A.XB.xC.zD.Z正確答案：D9、單選

MAX+PLUSII的設(shè)計文件不能直接保存在（）。A.硬盤B.根目錄C.文件夾D.工程目錄正確答案：B10、單選

下列關(guān)于變量的說法正確的是（）。A.變量是一個局部量，它只能在進(jìn)程和子程序中使用B.變量的賦值不是立即發(fā)生的，它需要有一個δ延時C.在進(jìn)程的敏感信號表中，既可以使用信號，也可以使用變量D.變量賦值的一般表達(dá)式為：目標(biāo)變量名<=表達(dá)式正確答案：A11、名詞解釋

VHDL和FPGA正確答案：超高速硬件描述語言現(xiàn)場可編程門陣列。12、單選

VHDL常用的庫是（）。A.IEEEB.STDC.WORKD.PACKAGE正確答案：A13、單選

符合1987VHDL標(biāo)準(zhǔn)的標(biāo)識符是（）。A.A_2B.A+2C.2AD.22正確答案：A14、單選

變量和信號的描述正確的是（）。A.變量賦值號是：=B.信號賦值號是：=C.變量賦值號是<=D.二者沒有區(qū)別正確答案：A15、單選

在VHD、L語言中，下列對進(jìn)程（PROC、ESS）語句的語句結(jié)構(gòu)及語法規(guī)則的描述中，不正確的是（）A、PROC、ESS為一無限循環(huán)語句敏感信號發(fā)生更新時啟動進(jìn)程，執(zhí)行完成后，等待下一次進(jìn)程啟動。B、敏感信號參數(shù)表中，不一定要列出進(jìn)程中使用的所有輸入信號C、進(jìn)程由說明部分、結(jié)構(gòu)體部分、和敏感信號三部分組成D、當(dāng)前進(jìn)程中聲明的變量不可用于其他進(jìn)程正確答案：C16、單選

關(guān)于VHDL數(shù)據(jù)類型，正確的是（）。A.數(shù)據(jù)類型不同不能進(jìn)行運(yùn)算B.數(shù)據(jù)類型相同才能進(jìn)行運(yùn)算C.數(shù)據(jù)類型相同或相符就可以運(yùn)算D.運(yùn)算與數(shù)據(jù)類型無關(guān)正確答案：D17、單選

IP核在EDA技術(shù)和開發(fā)中具有十分重要的地位；提供用VHDL等硬件描述語言描述的功能塊，但不涉及實現(xiàn)該功能塊的具體電路的IP核為（）。A.軟IPB.固IPC.硬IPD.都不是正確答案：A18、單選

EDA的中文含義是（）。A.電子設(shè)計自動化B.計算機(jī)輔助計算C.計算機(jī)輔助教學(xué)D.計算機(jī)輔助制造正確答案：A19、名詞解釋

SOC正確答案：單芯片系統(tǒng)。20、單選

變量是局部量可以寫在（）。A.實體中B.進(jìn)程中C.線粒體D.種子體中正確答案：B21、單選

IP核在EDA技術(shù)和開發(fā)中具有十分重要的地位，IP分軟IP、固IP、硬IP；下列所描述的IP核中，對于固IP的正確描述為（）.A.提供用VHDL等硬件描述語言描述的功能塊，但不涉及實現(xiàn)該功能塊的具體電路B.提供設(shè)計的最總產(chǎn)品——模型庫C.以可執(zhí)行文件的形式提交用戶，完成了綜合的功能塊D.都不是正確答案：D22、填空題

一般把EDA技術(shù)的發(fā)展分為（）、（）和（）三個階段。正確答案：MOS時代；MOS時代；ASIC23、名詞解釋

ASIC正確答案：專用集成電路。24、單選

下面對利用原理圖輸入設(shè)計方法進(jìn)行數(shù)字電路系統(tǒng)設(shè)計，哪一種說法是正確的（）。A、原理圖輸入設(shè)計方法直觀便捷，很適合完成較大規(guī)模的電路系統(tǒng)設(shè)計B、原理圖輸入設(shè)計方法一般是一種自底向上的設(shè)計方法C、原理圖輸入設(shè)計方法無法對電路進(jìn)行功能描述D、原理圖輸入設(shè)計方法不適合進(jìn)行層次化設(shè)計正確答案：B25、單選

下面哪一個是VHDL中的波形編輯文件的后綴名（）。A.gdfB.scfC.sysD.tdf正確答案：B26、單選

下列關(guān)于CASE語句的說法不正確的是（）。A.條件句中的選擇值或標(biāo)識符所代表的值必須在表達(dá)式的取值范圍內(nèi)。B.CASE語句中必須要有WHENOTHERS=>NULL語句。C.CASE語句中的選擇值只能出現(xiàn)一次，且不允許有相同的選擇值的條件語句出現(xiàn)。D.CASE語句執(zhí)行必須選中，且只能選中所列條件語句中的一條正確答案：B27、單選

不屬于順序語句的是（）。A.IF語句B.LOOP語句C.PROCESS語句D.CASE語句正確答案：B28、單選

下面哪一個可以用作VHDL中的合法的實體名（）。A.ORB.VARIABLEC.SIGNALD.OUT1正確答案：D29、單選

可以不必聲明而直接引用的數(shù)據(jù)類型是（）。A.STD_LOGICB.STD_LOGIC_VECTORC.BITD.前面三個答案都是錯誤的正確答案：C30、填空題

EDA設(shè)計流程包括（）、（）、（）和（）四個步驟。正確答案：設(shè)計輸入；設(shè)計實現(xiàn)；實際設(shè)計檢驗；下載編程31、單選

大規(guī)?？删幊唐骷饕蠪PGA、CPLD兩類，其中CPLD通過（）實現(xiàn)其邏輯功能。A.可編程乘積項邏輯B.查找表（LUT）C.輸入緩沖D.輸出緩沖正確答案：A32、單選

MAXPLUSII中編譯VHDL源程序時要求（）。A.文件名和實體可不同名B.文件名和實體名無關(guān)C.文件名和實體名要相同D.不確定正確答案：C33、單選

狀態(tài)機(jī)編碼方式中，其中（）占用觸發(fā)器較多，但其簡單的編碼方式可減少狀態(tài)譯碼組合邏輯資源，且易于控制非法狀態(tài)。A.一位熱碼編碼B.順序編碼C.狀態(tài)位直接輸出型編碼D.格雷碼編碼正確答案：A34、單選

下面數(shù)據(jù)中屬于實數(shù)的是（）。A.4.2B.3C.‘1’D.“11011”正確答案：A35、單選

VHDL語言中信號定義的位置是（）。A.實體中任何位置B.實體中特定位置C.結(jié)構(gòu)體中任何位置D.結(jié)構(gòu)體中特定位置正確答案：D36、單選

MAXPLUSII中原理圖的后綴是（）。A.DOCB.GDFC.BMPD.JIF正確答案：B37、單選

在VHD、L中用（）來把特定的結(jié)構(gòu)體關(guān)聯(lián)一個確定的實體，為一個大型系統(tǒng)的設(shè)計提供管理和進(jìn)行工程組織。A、輸入B、輸出C、綜合D、配置正確答案：C38、名詞解釋

HDL正確答案：硬件描述語言39、單選

MAXPLUSII不支持的輸入方式是（）。A.文本輸入B.原理圖輸入C.波形輸入D.矢量輸入正確答案：D40、單選

電子系統(tǒng)設(shè)計優(yōu)化，主要考慮提高資源利用率減少功耗（即面積優(yōu)化），以及提高運(yùn)行速度（即速度優(yōu)化）下列方法中（）不屬于面積優(yōu)化。A.流水線設(shè)計B.資源共享C.邏輯優(yōu)化D.串行化正確答案：A41、單選

在VHDL中，PROCESS本身是（）語句。A.順序B.順序和并行C.并行D.任何正確答案：C42、填空題

在PC上利用VHDL進(jìn)行項目設(shè)計，不允許在根目錄下進(jìn)行，必須在（）為設(shè)計建立一個工程目錄。正確答案：根目錄43、單選

下列標(biāo)識符中，（）是不合法的標(biāo)識符。A.State0B.9moonC.Not_Ack_0D.signal正確答案：B44、名詞解釋

IP正確答案：知識產(chǎn)權(quán)核。45、單選

在VHDL語言中，下列對進(jìn)程（PROCESS）語句的語句結(jié)構(gòu)及語法規(guī)則的描述中，不正確的是（）。A、PROCESS為一無限循環(huán)語句B、敏感信號發(fā)生更新時啟動進(jìn)程，執(zhí)行完成后，等待下一次進(jìn)程啟動C、當(dāng)前進(jìn)程中聲明的變量不可用于其他進(jìn)程D、進(jìn)程由說明語句部分、并行語句部分和敏感信號參數(shù)表三部分組成正確答案：D46、單選

下列狀態(tài)機(jī)的狀態(tài)編碼，方式有“輸出速度快、難以有效控制非法狀態(tài)出現(xiàn)”這個特點。（）A、狀態(tài)位直接輸出型編碼B、一位熱碼編碼C、順序編碼D、格雷編碼正確答案：A47、單選

使用STD_LOGIG_1164使用的數(shù)據(jù)類型時（）。A.可以直接調(diào)用B.必須在庫和包集合中聲明C.必須在實體中聲明D.必須在結(jié)構(gòu)體中聲明正確答案：B48、單選

在VHDL的FOR_LOOP語句中的循環(huán)變量是一個臨時變量，屬于LOOP語句的局部量，（）事先聲明。A.必須B.不必C.其類型要D.其屬性要正確答案：B49、名詞解釋

EDA正確答案：電子設(shè)計自動化。50、填空題

圖形文件設(shè)計結(jié)束后一定要通過（），檢查設(shè)計文件是否正確。正確答案：仿真51、單選

關(guān)鍵字ARCHITECTURE定義的是。A.結(jié)構(gòu)體B.進(jìn)程C.實體D.配置正確答案：A52、單選

在一個VHDL設(shè)計中Idata是一個信號，數(shù)據(jù)類型為std_logic_vector，試指出下面那個賦值語句是錯誤的。（）。A.idata<=“00001111”B.idata<=b”0000_1111”C.idata<=X”AB”D.idata<=B”21”正確答案：D53、單選

在VHDL中，PROCESS結(jié)構(gòu)內(nèi)部是由（）語句組成的。A.順序B.順序和并行C.并行D.任何正確答案：B54、填空題

VHDL的數(shù)據(jù)對象包括（）、（）和（），它們是用來存放各種類型數(shù)據(jù)的容器。正確答案：變量；常量；信號55、單選

IP核在EDA技術(shù)和開發(fā)中具有十分重要的地位提供用VHDL等硬件描述語言描述的功能塊，但不涉及實現(xiàn)該功能塊的具體電路的IP核為（）。A.軟IPB.固IPC.硬IPD.全對正確答案：A56、問答題

硬件描述語言的突出優(yōu)點是什么？正確答案：語言與工藝的無關(guān)性語言的公開可利用性，便于實現(xiàn)大規(guī)模系統(tǒng)的設(shè)計具有很強(qiáng)邏輯描述和仿真功能，而且輸入效率高，在不同設(shè)計輸入庫之間的轉(zhuǎn)換非常方便，用不著對底層的電路和PLD結(jié)構(gòu)的熟悉。57、單選

關(guān)于1987標(biāo)準(zhǔn)的VHDL語言中，標(biāo)識符描述正確的是（）。A.必須以英文字母開頭B.可以使用漢字開頭C.可以使用數(shù)字開頭D.任何字符都可以正確答案：A58、單選

下面既是并行語句又是串行語句的是（）。A.變量賦值B.信號賦值C.PROCESS語句D.WHEN…ELSE語句正確答案：C59、單選

在MAX+PLUSII集成環(huán)境下為圖形文件產(chǎn)生一個元件符號的主要作用是（）。A.綜合B.編譯C.仿真D.被高層次電路設(shè)計調(diào)用正確答案：D60、名詞解釋

FPGA正確答案：現(xiàn)場可編程門陣列。61、問答題

WHEN_ELSE條件信號賦值語句和IF_ELSE順序語句的異同？正確答案：WHEN_ELSE條件信號賦值語句中無標(biāo)點，只有最后有分號必須成對出現(xiàn)是并行語句，必須放在結(jié)構(gòu)體中。IF_ELSE順序語句中有分號是順序語句，必須放在進(jìn)程中。62、單選

個項目的輸入輸出端口是定義在（）。A.實體中B.結(jié)構(gòu)體中C.任何位置D.進(jìn)程體正確答案：A63、單選

以下對于進(jìn)程PROCESS的說法，正確的是：（）。A.進(jìn)程之間可以通過變量進(jìn)行通信B.進(jìn)程內(nèi)部由一組并行語句來描述進(jìn)程功能C.進(jìn)程語句本身是并行語句D.一個進(jìn)程可以同時描述多個時鐘信號的同步時序邏輯正確答案：C64、單選

下列關(guān)于信號的說法不正確的是（）。A.信號相當(dāng)于器件內(nèi)部的一個數(shù)據(jù)暫存節(jié)點。B.信號的端口模式不必定義，它的數(shù)據(jù)既可以流進(jìn)，也可以流出。C.在同一進(jìn)程中，對一個信號多次賦值，其結(jié)果只有第一次賦值起作用。D.信號在整個結(jié)構(gòu)體內(nèi)的任何地方都能適用。正確答案：C65、單選

IP核在EDA技術(shù)和開發(fā)中占有很重要的地位，提供VHD、L硬件描述語言功能塊，但不涉及實現(xiàn)該功能模塊的具體電路的IP核為（）。A、硬件IPB、固件IPC、軟件IPD、都不是正確答案：C66、單選

在EDA工具中，能完成在目標(biāo)系統(tǒng)器件上布局布線軟件稱為（）。A.仿真器B.綜合器C.適配器D.下載器正確答案：C67、單選

嵌套的IF語句，其綜合結(jié)果可實現(xiàn)（）。A.條件相與的邏輯B.條件相或的邏輯C.條件相異或的邏輯D.三態(tài)控制電路正確答案：D68、問答題

結(jié)構(gòu)體的三種描述方式。正確答案：即行為級描述、數(shù)據(jù)流級描述和結(jié)構(gòu)級描述。69、名詞解釋

JTAG正確答案：聯(lián)合測試行動小組70、單選

在VHDL的CASE語句中，條件句中的“=>”不是操作符號，它只相當(dāng)與（）作用。A.IFB.THENC.ANDD.OR正確答案：B71、單選

在一個VHDL設(shè)計中idata是一個信號，數(shù)據(jù)類型為integer，數(shù)據(jù)范圍0to127，下面哪個賦值語句是正確的。（）。A.idata：=32B.idata<=16#A0#C.idata<=16#7#E1D.idata：=B#1010#正確答案：C72、填空題

EDA設(shè)計輸入主要包括（）、（）和（）。正確答案：圖形輸入；HDL文本輸入；狀態(tài)機(jī)輸入73、單選

在VHDL中，一個設(shè)計實體可以擁有一個或多個（）。A.設(shè)計實體B.結(jié)構(gòu)體C.輸入D.輸出正確答案：D74、單選

綜合是EDA設(shè)計流程的關(guān)鍵步驟，綜合就是把抽象設(shè)計層次中的一種表示轉(zhuǎn)化成另一種表示的過程；在下面對綜合的描述中（）是錯誤的。A.綜合就是將電路的高級語言轉(zhuǎn)化成低級的，可與FPGA/CPLD的基本結(jié)構(gòu)相映射的網(wǎng)表文件B.為實現(xiàn)系統(tǒng)的速度、面積、性能的要求，需要對綜合加以約束，稱為綜合約束C.綜合可理解為，將軟件描述與給定的硬件結(jié)構(gòu)用電路網(wǎng)表文件表示的映射過程，并且這種映射關(guān)系不是唯一的D.綜合是純軟件的轉(zhuǎn)換過程，與器件硬件結(jié)構(gòu)無關(guān)正確答案：D75、單選

如果a=1，b=0，則邏輯表達(dá)式（aANDb）OR（NOTbANDa）的值是（）。A.0B.1C.2D.不確定正確答案：B76、單選

如果a=1，b=1，則邏輯表達(dá)式（aXORb）OR（NOTbANDa）的值是（）。A.0B.1C.2D.不確定正確答案：A77、填空題

時序仿真是在設(shè)計輸入完成之后，選擇具體器件并完成布局、布線之后進(jìn)行的時序關(guān)系仿真，因此又稱為功能（）。正確答案：仿真78、單選

STD_LOGIG_1164中字符H定義的是（）。A.弱信號1B.弱信號0C.沒有這個定義D.初始值正確答案：A79、單選

既補(bǔ)血滋陰，又益精填髓的藥物是（）A.熟地黃B.阿膠C.黃精D.生首烏E.枸杞子正確答案：A80、單選

在VHDL中，語句”FORIIN0TO7LOOP”定義循環(huán)次數(shù)為（）次。A.8B.7C.0D.1正確答案：A81、單選

大規(guī)?？删幊唐骷饕蠪PGA、CPLD兩類，下列對CPLD結(jié)構(gòu)與工作原理的描述中，正確的是（）。A.CPLD是基于查找表結(jié)構(gòu)的可編程邏輯器件B.CPLD即是現(xiàn)場可編程邏輯器件的英文簡稱C.早期的CPLD是從FPGA的結(jié)構(gòu)擴(kuò)展而來D.在Xilinx公司生產(chǎn)的器件中，XC9500系列屬CPLD結(jié)構(gòu)正確答案：D82、單選

在VHDL中，可以用語句（）表示檢測clock下降沿。A.clock’eventB.clock’eventandclock=’1’C.clock=’0’D.clock’eventandclock=’0’正確答案：D83、單選

VHDL運(yùn)算符優(yōu)先級的說法正確的是（）。A.邏輯運(yùn)算的優(yōu)先級最高B.關(guān)系運(yùn)算的優(yōu)先級最高C.邏輯運(yùn)算的優(yōu)先級最低D.關(guān)系運(yùn)算的優(yōu)先級最低正確答案：C84、填空題

MAX+PLUS的文本文件類型是（）.（）。正確答案：后綴名；VHD85、單選

VHDL語言共支持四種常用庫，其中哪種庫是用戶的VHDL設(shè)計現(xiàn)行工作庫（）。A、IEEE庫B、VITAL庫C、STD庫D、WORK工作庫正確答案：D86、單選

下列4個VHDL標(biāo)識符中正確的是：（）。A、10#128#B、16#E#E1C、74HC124D、X_16正確答案：B87、單選

VHDL中，為目標(biāo)變量賦值符號是（）。A.=：B.=C.<=D.：=正確答案：D88、單選

下列那個流程是正確的基于EDA軟件的FPGA/CPLD設(shè)計流程：（）。A.原理圖/HDL文本輸入→功能仿真→綜合→適配→編程下載→硬件測試B.原理圖/HDL文本輸入→適配→綜合→功能仿真→編程下載→硬件測試C.原理圖/HDL文本輸入→功能仿真→綜合→編程下載→→適配硬件測試D.原理圖/HDL文本輸入→功能仿真→適配→編程下載→綜合→硬件測試正確答案：A89、單選

在設(shè)計輸入完成后，應(yīng)立即對設(shè)計文件進(jìn)行（）。A.編輯B.編譯C.功能仿真D.時序仿真正確答案：C90、單選

EPF10K20TC144-4具有多少個管腳（）。A.144個B