數(shù)字邏輯電路智慧樹知到期末考試答案2024年

數(shù)字邏輯電路智慧樹知到期末考試答案2024年數(shù)字邏輯電路一個邏輯函數(shù)的表達(dá)式是唯一的。（）

A:正確B:錯誤答案:錯誤若兩個電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同樣一個次態(tài)去，則這兩個狀態(tài)為等價狀態(tài)。等價狀態(tài)可以合并。（）

A:正確B:錯誤答案:正確半導(dǎo)體存儲器從存儲信息方式上分為只讀存儲器ROM和靜態(tài)隨機(jī)存儲器SRAM兩大類。（）

A:錯誤B:正確答案:錯誤74LS160是同步十進(jìn)制加法計數(shù)器。它的其它功能與74LS161相同。（）

A:對B:錯答案:對組合邏輯電路分析是已知邏輯圖，找出邏輯功能。（）

A:錯誤B:正確答案:正確十進(jìn)制數(shù)的進(jìn)位規(guī)則是“逢十進(jìn)一”，其進(jìn)位基數(shù)為10。（）

A:對B:錯答案:對74HC148是優(yōu)先編碼器。（）

A:錯誤B:正確答案:正確74HC283是4位超前進(jìn)位加法器。（）

A:對B:錯答案:對在時序邏輯電路中等價狀態(tài)可以合并。（）

A:錯B:對答案:對CMOS三態(tài)門有高電平、低電平，和1三種狀態(tài)。（）

A:錯誤B:正確答案:錯誤大規(guī)模集成電路每片組件含1000~10000個集成門電路。（）

A:錯誤B:正確答案:錯要用74HC160構(gòu)成7進(jìn)制計數(shù)器，1片芯片就可以實現(xiàn)。（）

A:錯誤B:正確答案:正確顯示器譯碼器是二進(jìn)制譯碼器。（）

A:對B:錯答案:錯組合邏輯電路中含存儲單元。（）

A:對B:錯答案:錯若6位A/D轉(zhuǎn)換器的分辨率為50mV，當(dāng)輸入電壓為1.6V，其輸出數(shù)字量為001100。（）

A:正確B:錯誤答案:錯誤計數(shù)器中異步置零和同步置零的區(qū)別在于（）。

A:是否受時鐘控制B:控制信號是否同時加在控制端C:計數(shù)器輸出是否同時為0D:不確定答案:是否受時鐘控制用74LS161構(gòu)成十進(jìn)制計數(shù)器時，使用置數(shù)控制端進(jìn)行設(shè)計。將輸入數(shù)據(jù)端設(shè)為全0，則需將計數(shù)輸出端（）接入與非門，然后用與非門的輸出連接置數(shù)控制端。

A:Q3和Q0B:Q3、Q1和Q0C:Q3、Q2和Q1D:Q3、Q2、Q1和Q0答案:Q3和Q0用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)A、B、C三個輸入變量的同或關(guān)系時，地址端從高到低依次接A、B和C。在保證使能端有效的前提下，數(shù)據(jù)端接法為（）。

A:數(shù)據(jù)端1、2、4、7接高電平，數(shù)據(jù)端0、3、5、6接低電平。B:數(shù)據(jù)端0、1、2、4接高電平，數(shù)據(jù)端3、5、6、7接低電平。C:數(shù)據(jù)端0、1、2、4接低電平，數(shù)據(jù)端3、5、6、7接高電平。D:數(shù)據(jù)端1、2、4、7接低電平，數(shù)據(jù)端0、3、5、6接高電平。答案:數(shù)據(jù)端1、2、4、7接高電平，數(shù)據(jù)端0、3、5、6接低電平。施密特觸發(fā)器常用于對脈沖波形的（）。

A:計數(shù)B:整形與變換C:延時與定時D:寄存答案:整形用74LS161構(gòu)成十進(jìn)制計數(shù)器時，使用清零控制端進(jìn)行設(shè)計。需將計數(shù)輸出端（）接入與非門，然后用與非門的輸出連接清零控制端。

A:Q3、Q2、Q1和Q0B:Q3、Q1和Q0C:Q3和Q0D:Q3、Q2和Q1答案:Q3、Q1和Q0奇校驗系統(tǒng)中，信息位是（01100101），則加上校驗位之后，應(yīng)該為（）。

A:101100101B:011001010C:011001011D:001100101答案:011001011要證明一個邏輯是左右兩邊相等，可以采取的方法有（）。

A:不確定B:左右兩邊同時除以公因子C:左右兩邊同時減去相同項D:證明其對偶式相等答案:證明其對偶式相等多諧振蕩器與單穩(wěn)態(tài)觸發(fā)器的區(qū)別之一是（）。

A:兩者均只有1個穩(wěn)態(tài)，但后者的穩(wěn)態(tài)需要一定的外界信號維持B:前者有2個穩(wěn)態(tài)，后者只有1個穩(wěn)態(tài)C:前者沒有穩(wěn)態(tài)，后者有2個穩(wěn)態(tài)D:前者沒有穩(wěn)態(tài)，后者只有1個穩(wěn)態(tài)答案:前者沒有穩(wěn)態(tài)，后者只有1個穩(wěn)態(tài)表示脈沖電壓變化最大值的參數(shù)叫（）。

A:脈沖后沿B:脈沖前沿C:脈沖寬度D:脈沖幅度答案:脈沖幅度對于觸發(fā)器和組合邏輯電路，以下（）的說法是正確的。

A:只有觸發(fā)器有記憶能力B:兩者都無記憶能力C:只有組合邏輯電路有記憶能力D:兩者都有記憶能力答案:只有觸發(fā)器有記憶能力在D/A轉(zhuǎn)換電路中，當(dāng)輸入全部為零時，輸出電壓等于（）。

A:不確定B:電源電壓C:0D:基準(zhǔn)電壓答案:0函數(shù)F=AB+BC，使F=1的輸入ABC組合為（）。

A:ABC=001B:ABC=110C:ABC=000D:ABC=010答案:ABC=110以下電路中常用于總線應(yīng)用的是（）。

A:CMOS與非門B:漏極開路門C:三態(tài)門D:OC門答案:三態(tài)門用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器，其輸出的脈寬為（）。

A:0.7RCB:1.8RCC:1.1RCD:1.4RC答案:1.1RCD/A轉(zhuǎn)換電路中，數(shù)字量的位數(shù)越多，分辨輸出最小電壓的能力（）。

A:越穩(wěn)定B:不確定C:越弱D:越強(qiáng)答案:越強(qiáng)常用到的數(shù)制有（）。

A:十六進(jìn)制B:二進(jìn)制C:十進(jìn)制D:八進(jìn)制答案:十進(jìn)制###二進(jìn)制###八進(jìn)制###十六進(jìn)制在時序邏輯電路分析中，用（）來描述時序邏輯電路。

A:驅(qū)動方程B:輸出方程C:狀態(tài)方程D:二元方程答案:驅(qū)動方程###狀態(tài)方程###輸出方程半導(dǎo)體材料具有（）特性。

A:光敏B:摻雜C:熱敏D:混合答案:光敏;熱敏;摻雜狀態(tài)圖的組成要素有（）。

A:狀態(tài)轉(zhuǎn)移條件B:狀態(tài)圈C:表達(dá)式D:方向箭頭答案:狀態(tài)圈###方向箭頭###狀態(tài)轉(zhuǎn)移條件芯片74LS290具有（）特點。

A:異步B:2-5-10進(jìn)制C:置9D:置0答案:異步###2-5-10進(jìn)制###置0###置9物理量的變化在（）都是離散的，這種物理量就是數(shù)字量。

A:整流B:數(shù)量上C:諧波D:時間上答案:時間上###數(shù)量上以下（）電路不包含存儲電路。

A:加法器B:計數(shù)器C:觸發(fā)器D:譯碼器答案:譯碼器###加法器在CMOS集成電路中，不能參與導(dǎo)電的是（）。

A:中子B:正負(fù)離子C:質(zhì)子D:電子或空穴答案:質(zhì)子###中子###正負(fù)離子引起組合電路中競爭與險象的原因是干擾信號。（）

A:正確B:錯誤答案:錯誤所有系列的TTL門和CMOS門只要邏輯功能相同,在電路中就可以相互替代。（）

A:對B:錯答案:錯一般來說，直接A/D轉(zhuǎn)換器比間接A/D轉(zhuǎn)換器轉(zhuǎn)換速度快、轉(zhuǎn)換精度低。（）

A:對B:錯答案:對證明兩個函數(shù)是否相等，只要比較它們的真值表是否相同即可。（）

A:錯B:對答案:對直接A/D轉(zhuǎn)換器比間接A/D轉(zhuǎn)換器轉(zhuǎn)換速度快、轉(zhuǎn)換精度低。（）

A:錯B:對答案:對在任何時刻，電路的輸出狀態(tài)只取決于該時刻的輸入，而與該時刻之前的電路狀態(tài)無關(guān)的邏輯電路，稱為組合邏輯電路。（）

A:錯誤B:正確答案:正確邏輯函數(shù)的卡諾圖中，相鄰最小項可以合并。（）

A:錯B:對答案:對任何一個函數(shù)的表達(dá)式不唯一，但最簡式卻是唯一的。（）

A:正確B:錯誤答案:錯誤倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中各個電阻的阻值相差很大。（）

A:對B:錯答案:錯TTL門輸入端不能懸空。（）

A:錯誤B:正確答案:錯誤任何一個函數(shù)的真值表是唯一的，但卡諾圖不唯一。（）

A:對B:錯答案:錯由與非門構(gòu)成的基本RS觸發(fā)器在輸入均為1時，輸出狀態(tài)不確定。（）

A:正確B:錯誤答案:錯誤單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬度成正比。（）

A:對B:錯答案:錯單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器不能自動地產(chǎn)生矩形脈沖，但可以把其他形狀的信號變換成矩形波。（）

A:正確B:錯誤答案:正確主從觸發(fā)器能避免觸發(fā)器的空翻現(xiàn)象。（）

A:錯B:對答案:對存在一個4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V，當(dāng)輸入數(shù)字量為1001時，輸出電壓為6V。（）

A:對B:錯答案:對CMOS門輸入端懸空相當(dāng)于接了一個高電平。（）

A:正確B:錯誤答案:錯誤觸發(fā)器有兩個穩(wěn)定狀態(tài)，一個是現(xiàn)態(tài)，一個是次態(tài)。（）

A:錯誤B:正確答案:正確在邏輯函數(shù)表達(dá)式中，如果一個乘積項包含的輸入變量最少，那么該乘積項叫做最小項。（）

A:對B:錯答案:錯計數(shù)器能夠記憶輸入CP脈沖的最大數(shù)目，叫做這個計數(shù)器的長度，也稱為計數(shù)器的“?！薄＃ǎ?/p>

A:正確B:錯誤答案:正確74LS00是一片四2輸入端的與非門電路，它至少有引出腳數(shù)為（）。

A:10B:16C:12D:14答案:14要實現(xiàn)Q*=Q’，JK觸發(fā)器的J、K取值應(yīng)是（）。

A:11B:01C:00D:10答案:11邏輯函數(shù)的表示方法中具有唯一性的是（）。

A:真值表B:表達(dá)式C:邏輯圖D:波形圖答案:真值表欲對全班43個學(xué)生以二進(jìn)制代碼編碼表示，最少需要二進(jìn)制碼的位數(shù)是（）。

A:4B:6C:5D:3答案:6（）邏輯電路就是任意時刻的輸出信號僅取決于該時刻的輸入信號，而與信號在作用前電路原來所處的狀態(tài)無關(guān)。

A:RLB:時序C:組合D:RC答案:組合存在一次性變化現(xiàn)象的觸發(fā)器是（）。

A:邊沿D觸發(fā)器B:T觸發(fā)器C:主從JK觸發(fā)器D:RS觸發(fā)器答案:主從JK觸發(fā)器F=AB+BC+CA的“與非”邏輯式為（）。

A:AB'+BC'+CA'B:A'B'+B'C'+C'A'C:(AB)'+(BC)'+(CA)'D:((AB)'(BC)'(CA)')'答案:Bn個變量的最小項是n個變量的（）。

A:或B:非C:與非D:與答案:B已知74LS138譯碼器的輸入三個使能端（E1=1，E2A’=E2B’=0）時，地址碼A2A1A0=011，則輸出Y7’～Y0’是（）。

A:11110111B:10111111C:11111101D:11111111答案:111101112個OD門的輸出分別為AB和AC，輸出端相連為Y，Y的表達(dá)式是（）。

A:ABACB:AB+ACC:ABCD:BC答案:ABC有一個4位的D/A轉(zhuǎn)換器，設(shè)滿刻度輸出電壓為10V，當(dāng)輸入數(shù)字量為1101時，輸出電壓為（）。

A:6.25VB:9.375VC:8.125VD:4V答案:4函數(shù)F(A，B，C)=AB+BC+AC的最小項表達(dá)式為（）。

A:F(A,B,C)=∑m（2，4，6，7）B:F(A,B,C)=∑m（3，5，6，7）C:F(A,B,C)=∑m（0，2，4）D:F(A,B,C)=∑m（3，4，6）答案:F(A,B,C)=∑m（3，5，6，7）如果對鍵盤上108個符號進(jìn)行二進(jìn)制編碼，則至少要（）位二進(jìn)制數(shù)碼。

A:4B:6C:7D:5答案:6時序邏輯電路中，任一時刻的輸出不僅與該時刻輸入變量的取值有關(guān)，而且與電路的（）有關(guān)。

A:時間常數(shù)B:額定電流C:初始值D:穩(wěn)態(tài)值答案:初始值TTL的555定時器接成施密特觸發(fā)電路，它的電源電壓為12V，5號管腳為6V，它的回差是（）。

A:3VB:6VC:5VD:4V答案:3VTTL的555定時器接成施密特觸發(fā)電路，它的電源電壓為VCC，5號管腳不接控制電壓時，它的回差是（）。

A:VCCB:2/3VCCC:1/3VCCD:VDD答案:1/3VCCCMOS漏極開路門電路，其英文縮寫為（）。

A:OBB:OAC:ODD:OC答案:OD多諧振蕩器有（）。

A:一個穩(wěn)定狀態(tài)，一個暫穩(wěn)態(tài)B:兩個穩(wěn)定狀態(tài)C:兩個暫穩(wěn)態(tài)D:記憶二進(jìn)制數(shù)的功能答案:AI參考:正確答案是A：一個穩(wěn)定狀態(tài)，一個暫穩(wěn)態(tài)。\n多諧振蕩器是一個在微分電路的輸入端與RC時間常數(shù)元件相接而形成的簡單脈沖