DSP芯片的命名方法

第1章

F240x概述TIDSP芯片的命名方法TMS320LF240x合格器件：TMS系列號：320工藝：LF——FlashEPROM〔3.3V〕； F——FlashEPROM C——COMS器件類型：240x1.1TMS320系列DSP概況

TMS320系列DSP的體系結(jié)構(gòu)專為實時信號處理而設(shè)計，它將實時處理能力和控制器外設(shè)功能集于一身，是控制系統(tǒng)進行數(shù)字信號處理的理想控制器。

TMS320系列DSP的特性·靈活的指令集；·靈活的內(nèi)部操作；·高速的運算能力；·改進的并行結(jié)構(gòu)；·低本錢。同一產(chǎn)品系列的DSP器件TMS320LF240x系列DSP控制器的封裝：144-PinLQFPPGE(LF2407A)100-PinLQFPPZ(2406A,LC2404A)64-PinTQFPPAG(LF2403A)64-PinQFPPG(2402A)。

具有相同的CPU結(jié)構(gòu)，不同的片內(nèi)存儲器和外設(shè)的配置。TMS320LF240x系列DSP控制器的環(huán)境溫度為：A級：-40°C～85°CS級：-40°C～125°C。寬溫度范圍，使控制器能在環(huán)境條件比較惡劣的情況下正常運行。1.2TMS320LF240x芯片概述

1.采用高性能靜態(tài)CMOS技術(shù)使供電電壓降為3.3V，減小了DSP控制器的功耗。2.30MIPS的執(zhí)行速度使指令周期縮短為33ns〔30MHz〕，從而提高了控制器的實時處理能力。3.控制器的電源管理包括3種低功耗模式能獨立將外設(shè)器件轉(zhuǎn)為低功耗模式的功能4.DSP控制器可實現(xiàn)5個外部中斷〔功率驅(qū)動保護、復(fù)位和2個可屏蔽中斷〕。5.集成了基于系統(tǒng)掃描的JTAG〔JointTestActionGroup〕標準測試接口〔IEEE1149標準接口〕：便于對DSP作片上的在線仿真和多DSP條件下的調(diào)試。6.TMS320LF2407A是基于C2xx的CPU內(nèi)核，保證TMS320LF240x系列DSP代碼、指令集與TMS320系列DSP兼容。

7.片內(nèi)有2.5k的字的數(shù)據(jù)/程序RAM，其中544字的雙口RAM〔DARAM〕和2k字的單口RAM〔SARAM〕，以及高達32k字的FLASHEEPROM程序存儲器〔分為4個扇區(qū)具有可編程代碼保密特性〕。還可擴展外部存儲器〔LF2407〕192k字〔64k字程序存儲器、64k字數(shù)據(jù)存儲器、64k字I/O尋址空間〕。TMS320LF240x內(nèi)集成的外圍設(shè)備1.兩個事件管理模塊EVA、EVB；每個事件管理模塊包括：1〕兩個16位通用定時器〔GP〕2〕8個16位寬的脈寬調(diào)制PWM通道3〕3個捕獲單元和正交編碼脈沖電路(QEP)。應(yīng)用事件管理器的定時器和PWM能夠?qū)崿F(xiàn)三相逆變器控制產(chǎn)生PWM對稱和非對稱波形事件管理器適用于控制交流感應(yīng)電機、無刷直流電機、開關(guān)磁阻電機、步進電機、多級電機和逆變器。當(dāng)外部引腳出現(xiàn)低電平時可快速關(guān)閉PWM通道、具有可編程的PWM死區(qū)控制以防止上下橋臂同時輸出觸發(fā)脈沖。2.16通道的A/D轉(zhuǎn)換器；3.控制器局域網(wǎng)絡(luò)〔CAN〕模塊；4.串行通訊接口模塊〔SCI〕；5.16位串行外設(shè)通訊模塊〔SPI〕；6.基于鎖相環(huán)的時鐘發(fā)生器；7.40個單獨編程或復(fù)用的通用I/O引腳；8.外部存儲器接口和看門狗定時器模塊。DSP將存儲器和外設(shè)集成到控制器內(nèi)部，可減少系統(tǒng)本錢，節(jié)約電路板的空間。1.3F240xDSP控制器的功能結(jié)構(gòu)圖CPU內(nèi)核采用先進的哈佛結(jié)構(gòu)〔Havardstructure〕使其具有最大的處理能力。在這種結(jié)構(gòu)中使用程序總線，數(shù)據(jù)總線兩條獨立的存儲器總線：

多總線結(jié)構(gòu)允許CPU同時讀取數(shù)據(jù)和指令DSP的指令支持數(shù)據(jù)在程序存儲器和數(shù)據(jù)存儲器之間傳送。與哈佛結(jié)構(gòu)相配合的4級流水線指令操作系統(tǒng)，可以在單個指令周期中執(zhí)行多條指令，增加了DSP的處理能力。功能結(jié)構(gòu)框圖1功能結(jié)構(gòu)框圖

2功能結(jié)構(gòu)圖TMS320LF2407的PGE封裝1.4F2407系列DSP引腳功能介紹事件管理器A（EVA）引腳名稱引腳功能描述CAP1/QEP1/I/OPA383捕捉輸入#1/正交編碼脈沖輸入#1（EVA）或通用I/O（↑）CAP2/QEP2/I/OPA479捕捉輸入#2/正交編碼脈沖輸入#2（EVA）或通用I/O（↑）CAP3/I/OPA575捕捉輸入#3（EVA）或通用I/O（↑）注：粗、斜體引腳名稱呼明復(fù)位后的引腳功能?！?為內(nèi)部上拉，↓=為內(nèi)部下拉?！驳湫偷纳侠?下拉有效值為±16uA?！呈录芾砥鰽（EVA）引腳名稱引腳功能描述PWM1/I/OPA656比較/PWM輸出引腳#1（EVA）或通用I/O（↑）PWM2/I/OPA754比較/PWM輸出引腳#2（EVA）或通用I/O（↑）PWM3/I/OPB052比較/PWM輸出引腳#3（EVA）或通用I/O（↑）PWM4/I/OPB147比較/PWM輸出引腳#4（EVA）或通用I/O（↑）PWM5/I/OPB244比較/PWM輸出引腳#5（EVA）或通用I/O（↑）PWM6/I/OPB340比較/PWM輸出引腳#6（EVA）或通用I/O（↑）事件管理器A（EVA）引腳名稱引腳功能描述TDIRA/I/OPB614通用定時器計數(shù)方向選擇（EVA）或通用I/O。如果TDIRA=1，選擇加計數(shù)，否則選擇減計數(shù)（↑）TCLKINA/I/OPB737通用定時器（EVA）的外部時鐘輸入或通用I/O。注意該定時器也可用內(nèi)部時鐘（↑）事件管理器B（EVB）引腳名稱引腳功能描述PWM7/I/OPE165比較/PWM輸出引腳#7（EVB）或通用I/O（↑）PWM8/I/OPE262比較/PWM輸出引腳#8（EVB）或通用I/O（↑）PWM9/I/OPE359比較/PWM輸出引腳#9（EVB）或通用I/O（↑）PWM10/I/OPE455比較/PWM輸出引腳#10（EVB）或通用I/O（↑）PWM11/I/OPE546比較/PWM輸出引腳#11（EVB）或通用I/O（↑）PWM12/I/OPE638比較/PWM輸出引腳#12（EVB）或通用I/O（↑）事件管理器B（EVB）名稱引腳功能描述CAP4/QEP3/I/OPE788捕捉輸入#4/正交編碼脈沖輸入#3（EVB）或通用I/O（↑）CAP5/QEP4/I/OPF081捕捉輸入#5/正交編碼脈沖輸入#4（EVB）或通用I/O（↑）CAP6/I/OPF169捕捉輸入#6（EVB）或通用I/O（↑）T3PWM/T3CMP/I/OPF28TMR3比較輸出（EVB）或通用I/O（↑）T4PWM/T4CMP/I/OPF36TMR4比較輸出（EVB）或通用I/O（↑）TDIRB/I/OPF42通用定時器計數(shù)方向選擇（EVB）或通用I/O。如果TDIRB=1，選擇加計數(shù)，否則選擇減計數(shù)（↑）TCLKINB/I/OPF5126通用定時器（EVB）的外部時鐘輸入或通用I/O。注意該定時器也可用內(nèi)部時鐘（↑）模數(shù)轉(zhuǎn)換器ADC名稱引腳功能描述ADCIN00112ADC的模擬輸入#0ADCIN01110ADC的模擬輸入#1ADCIN02107ADC的模擬輸入#2ADCIN03105ADC的模擬輸入#3ADCIN04103ADC的模擬輸入#4ADCIN05102ADC的模擬輸入#5ADCIN06100ADC的模擬輸入#6ADCIN0799ADC的模擬輸入#7ADCIN08113ADC的模擬輸入#8ADCIN09111ADC的模擬輸入#9ADCIN10109ADC的模擬輸入#10ADCIN11108ADC的模擬輸入#11ADCIN12106ADC的模擬輸入#12ADCIN13104ADC的模擬輸入#13ADCIN14101ADC的模擬輸入#14ADCIN1598ADC的模擬輸入#15模數(shù)轉(zhuǎn)換器ADC名稱引腳功能描述VREFHI115ADC模擬輸入高電平參考電壓輸入端VREFLO114ADC模擬輸入低電平參考電壓輸入端VCCA116ADC模擬供電電壓（3.3V）&VSSA117ADC模擬地注：VCCA與數(shù)字供電電壓分開供電〔VSSA與數(shù)字地分開〕，以提高ADC抗干擾能力和精確度。CANSCISPI名稱引腳功能描述CANRX/I/OPC7CANRX70CAN接收數(shù)據(jù)引腳或通用I/O（↑）I/OPC770CANTX/I/OPC6CANTX72CAN發(fā)送數(shù)據(jù)引腳或通用I/O（↑）I/OPC672SCITXD/I/OPA025SCI異步串行通信接口發(fā)送數(shù)據(jù)引腳或通用I/O（↑）SCIRXD/I/OPA126SCI異步串行通信接口接收數(shù)據(jù)引腳或通用I/O（↑）SPICLK/I/OPC4SPICLK35SPI時鐘引腳或通用I/O（↑）I/OPC435SPISIMO/I/OPC2SPISIMO30SPI從動輸入、主控輸出引腳或通用I/O（↑）I/OPC230SPISOMI/I/OPC3SPISOMI32SPI從動輸出、主控輸入引腳或通用I/O（↑）I/OPC332/I/OPC5SPISTE33SPI從動發(fā)送使能（可選）引腳或通用I/O（↑）I/OPC533外部中斷，時鐘名稱引腳功能描述133控制器復(fù)位引腳。使F240X控制器終止執(zhí)行并使PC=0。當(dāng)拉為高電平時，從程序存儲器的0位置開始執(zhí)行。影響相關(guān)的寄存器和狀態(tài)位。當(dāng)WDT定時時間溢出時，在引腳產(chǎn)生一個系統(tǒng)復(fù)位脈沖。（↑）7功率驅(qū)動保護中斷輸入引腳。當(dāng)電機驅(qū)動/電源逆變器不正常時，比如出現(xiàn)過電壓、過電流等，該中斷有效，將PWM輸出引腳（EVA）置為高阻態(tài)。是一個下降沿有效的中斷。（↑）XINT1/I/OPA223外部用戶中斷1或通用I/O。XINT1、2都是邊沿信號有效，邊沿極性可編程。（↑）XINT2/ADCSOC/I/OPD021外部用戶中斷2可作AD轉(zhuǎn)換開始輸入引腳或通用I/O。XINT1、2都是邊沿有效，邊沿極性可編程。（↑）CLKOUT/I/OPE0

73時鐘輸出或通用I/O。輸出時鐘為CPU時鐘或監(jiān)視定時器時鐘，這由系統(tǒng)控制狀態(tài)寄存器中的CLKSRC（bit14）決定。當(dāng)不用于時鐘輸出時，就可用作通用I/O。（↑）通過檢查該引腳，可以判斷DSP是否開始正常工作137功率驅(qū)動保護中斷輸入引腳。當(dāng)電機驅(qū)動/電源逆變器不正常時，比如出現(xiàn)過電壓、過電流等，該中斷有效，將PWM輸出引腳（EVB）置為高阻態(tài)。是一個下降沿有效的中斷。（↑）振蕩器、PLL、FLASH、引導(dǎo)程序及其他名稱引腳功能描述XTAL1/CLKIN123PLL振蕩器輸入引腳。晶振或時鐘源輸入到PLL，該引腳接到參考晶振的一端。如果采用有源晶振，只接一個腳就夠了。XTAL2124晶振、PLL振蕩器輸出引腳。該引腳接到參考晶振的一端，當(dāng)EMU1/OFF引腳為低電平時，該引腳呈高阻態(tài)。PLLVCCA12PLL電壓（3.3V）/XF121引導(dǎo)ROM使能，通用I/O，XF引腳。該引腳在復(fù)位期間被輸入采樣以更新SCSR1.3（位），然后驅(qū)動XF作為輸出信號。復(fù)位之后，XF被置為高電平。只能接無源回路驅(qū)動。（↑）I/OPF6131通用I/O引腳。（↑）PLLF11鎖相環(huán)外接濾波器輸入1該模塊使用外部濾波器回路來抑制信號抖動和電磁干擾，電容必須用無極性電容PLLF210鎖相環(huán)外接濾波器輸入2振蕩器、PLL、FLASH、引導(dǎo)程序及其他名稱引腳功能描述VCCP（5V）58FLASH編程電壓輸入引腳。在硬件仿真時該引腳電平必須為5V，在程序下載時該引腳電平可為5V或0V，在程序下載進DSP之后運行時該引腳必須接地。在該引腳上不要使用任何限流電阻。說反了錯誤的TP1（Flash）60FLASH陣列測試引腳，懸空。TP2（Flash）63FLASH陣列測試引腳，懸空。/I/OPC1119分支控制輸入引腳。由BCNDpma，指令查詢該引腳電平為低，則執(zhí)行分支程序。如果不用該引腳，則必須將其拉為高電平。所有控制器復(fù)位時將該位配置為分支控制輸入，當(dāng)不用此功能時，該引腳就可作通用I/O。（↑）仿真和測試名稱引腳功能描述EMU090帶內(nèi)部上拉仿真器I/O引腳#0。當(dāng)TRST引腳拉高時，該引腳用作來自或到仿真器系統(tǒng)的中斷，通過JTAG掃描可定義為I/O引腳。（↑）EMU1/91仿真器引腳#1。該引腳可禁止所有輸出。當(dāng)TRST引腳拉高時，該引腳用作來自或到仿真器系統(tǒng)的中斷，通過JTAG掃描可定義為I/O引腳；當(dāng)TRST拉低時，該引腳設(shè)定為引腳。當(dāng)?shù)碗娖接行r，所有輸出引腳驅(qū)動為高阻態(tài)。注意，只用于測試和仿真（而不用于多處理器應(yīng)用），因此，對于狀態(tài)，有以下情況：=0，EMU0=0，EMU1/=0。（↑）TCK135帶內(nèi)部上拉JTAG測試時鐘。（↑）TDI139帶內(nèi)部上拉JTAG測試數(shù)據(jù)輸入。在TCK的上升沿從TDI輸入的數(shù)據(jù)被鎖存到選定的寄存器（指令或數(shù)據(jù)）。（↑）仿真和測試名稱引腳功能描述TDO142JTAG掃描輸出，測試數(shù)據(jù)輸出。在TCK的下降沿，選定寄存器中的內(nèi)容（指令或數(shù)據(jù)）被移出到TDO引腳。（↑）TMS144帶內(nèi)部上拉的JTAG測試方式選擇。該串行控制輸入在TCK的上升沿鎖存到TAP控制器中。TMS236帶內(nèi)部上拉的JTAG測試方式選擇2。該串行控制輸入在TCK的上升沿鎖存到TAP控制器中。僅用于測試和仿真。在用戶應(yīng)用中，該引腳可不接。（↑）1帶內(nèi)部下拉的JTAG測試復(fù)位。當(dāng)拉高時，掃描系統(tǒng)控制控制器的運行。若該信號引腳未接或為低電平，控制器運行在功能方式，并且測試復(fù)位信號無效。（↓）地址，數(shù)據(jù)和存儲器控制信號名稱引腳功能描述87數(shù)據(jù)空間選通引腳。、和總保持為高電平，除非要用低電平請求訪問相關(guān)的外部存儲器或I/O空間。在復(fù)位、掉電和EMU1低電平有效期間，這些引腳為高阻態(tài)。82I/O空間選通引腳。、和總保持為高電平，除非要用低電平請求訪問相關(guān)的外部存儲器或I/O空間。在復(fù)位、掉電和EMU1低電平有效期間，這些引腳為高阻態(tài)。84程序空間選通引腳。、和總保持為高電平，除非要用低電平請求訪問相關(guān)的外部存儲器或I/O空間。在復(fù)位、掉電和EMU1低電平有效期間，這些引腳為高阻態(tài)。R/92讀/寫選定信號。它指明了與外部裝置通信期間信號的傳送方向，通常情況下為讀方式（高電平），除非低電平請求執(zhí)行寫操作；當(dāng)EMU1/低電平有效和掉電期間該引腳被置為高阻態(tài)。地址，數(shù)據(jù)和存儲器控制信號名稱引腳功能描述W//I/OPC0W/19寫/讀選定或通用I/O引腳。是一個對“0等待狀態(tài)”存儲器接口很有用的反向傳輸讀/寫信號。通常情況下為低電平，除非在執(zhí)行存儲器寫操作。（↑）I/OPC01993讀使能引腳。讀使能表示一個有效的外部讀周期，它對所有外部程序、數(shù)據(jù)和I/O讀有效。當(dāng)EMU1/低電平有效時，該引腳被置為高阻態(tài)。89寫使能引腳。該信號下降沿表示該控制器驅(qū)動外部數(shù)據(jù)線（D15-D0），它對所有外部程序、數(shù)據(jù)和I/O寫有效。當(dāng)EMU1/低電平有效時，該引腳被置為高阻態(tài)。96外部存儲器訪問選通。該引腳總為高電平，除非插入一個低電平來表示一個外部總線周期；在訪問片外空間時該信號有效。當(dāng)EMU1/低電平有效時和掉電期間，該引腳被置為為高阻態(tài)。READY120訪問外部設(shè)備時READY被拉低來增加等待狀態(tài)。它表示一個外部器件為將要完成的總線處理做好準備，若該外設(shè)未準備好，則將READY拉為低電平。（此時，處理器將等待一個周期，并且再次檢測READY）。注意，若要處理器執(zhí)行READY檢測，程序至少要設(shè)定一個軟件等待狀態(tài)，為了滿足外部READY時序要求，等待狀態(tài)發(fā)生控制寄存器（WSGR）至少要設(shè)定一個等待狀態(tài)。（↑）地址，數(shù)據(jù)和存儲器控制信號名稱引腳功能描述MP/118非常重要的管腳微處理器/微控制器方式選擇引腳。復(fù)位期間該引腳若為低電平，則工作在微控制器方式下，并從內(nèi)部程序存儲器（FLASHEEPROM）的0000h開始程序執(zhí)行，若在復(fù)位期間為高電平，則工作在微處理器方式下，并從外部程序存儲器的0000h開始程序執(zhí)行。同時，將MP/位（SCSR2寄存器的第2位）置位（↓）ENA_144122高電平有效時使能外部接口信號。若為低電平，則2407與2406、2402控制器一樣，也就是說沒有外部存儲器，如果DS為低,則產(chǎn)生一個無效地址。該引腳內(nèi)部下拉。（↓）97透視度（VIS）輸出使能（當(dāng)數(shù)據(jù)總線輸出時有效）。在透視度方式下，在外部數(shù)據(jù)總線驅(qū)動為輸出的任何時候該引腳有效（為低電平）。當(dāng)運行在透視度方式下，該引腳可用作外部編碼邏輯以防止數(shù)據(jù)總線沖突。地址，數(shù)據(jù)和存儲器控制信號名稱引腳功能描述A08016位地址總線的bit0A17816位地址總線的bit1A27416位地址總線的bit2A37116位地址總線的bit3A46816位地址總線的bit4A56416位地址總線的bit5A66116位地址總線的bit6A75716位地址總線的bit7A85316位地址總線的bit8A95116位地址總線的bit9A104816位地址總線的bit10A114516位地址總線的bit11A124316位地址總線的bit12A133916位地址總線的bit13A143416位地址總線的bit14A153116位地址總線的bit15地址，數(shù)據(jù)和存儲器控制信號名稱引腳功能描述D012716位數(shù)據(jù)總線的bit0（↑）D113016位數(shù)據(jù)總線的bit1（↑）D213216位數(shù)據(jù)總線的bit2（↑）D313416位數(shù)據(jù)總線的bit3（↑）D413416位數(shù)據(jù)總線的bit4（↑）D513816位數(shù)據(jù)總線的bit5（↑）D614316位數(shù)據(jù)總線的bit6（↑）D7516位數(shù)據(jù)總線的bit7（↑）D8916位數(shù)據(jù)總線的bit8（↑）D91316位數(shù)據(jù)總線的bit9（↑）D101516位數(shù)據(jù)總線的bit10（↑）D111716位數(shù)據(jù)總線的bit11（↑）D122016位數(shù)據(jù)總線的bit12（↑）D132216位數(shù)據(jù)總線的bit13（↑）D142416位數(shù)據(jù)總線的bit14（↑）D152716位數(shù)據(jù)總線的bit15（↑）供電電源名稱引腳功能描述VDD29,50,86,129內(nèi)核電源電壓+