《簡明電工學》課件第28課-時序邏輯電路

模塊15時序邏輯電路

電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原來的狀態(tài)有關。觸發(fā)器是構成時序邏輯電路的基本單元。當輸入信號消失后，電路狀態(tài)仍維持不變。這種具有存儲記憶功能的電路稱為時序邏輯電路。狀態(tài)：電路輸出QnQn+1不斷變化15.1

觸發(fā)器是一種具有記憶功能的邏輯單元電路，它能儲存一位二進制碼。特點：

(1)有兩個穩(wěn)定狀態(tài)—0態(tài)和

1態(tài)；

(2)能根據(jù)輸入信號將觸發(fā)器置成

0態(tài)或

1態(tài)；

(3)輸入信號消失后，被置成的

0態(tài)或

1態(tài)能保存下來，即具有記憶功能。15.1.1基本RS

觸發(fā)器兩互補輸出端兩輸入端反饋線

觸發(fā)器輸出與輸入的邏輯關系1001設觸發(fā)器原態(tài)為1態(tài)。翻轉(zhuǎn)為0態(tài)(1)SD=1，RD=010101設原態(tài)為0態(tài)1001110觸發(fā)器保持0態(tài)不變復位001設原態(tài)為0態(tài)011100翻轉(zhuǎn)為1態(tài)(2)SD=0，RD=1設原態(tài)為1態(tài)0110001觸發(fā)器保持1態(tài)不變置位111設原態(tài)為0態(tài)010011保持為0態(tài)(3)SD=1，RD=1設原態(tài)為1態(tài)1110001觸發(fā)器保持1態(tài)不變11100禁用1態(tài)(4)SD=0，RD=0基本RS

觸發(fā)器狀態(tài)表邏輯符號RD(ResetDirect)─直接置

0

端(復位端)SD(SetDirect)─直接置

1

端(置位端)SR低電平有效SDRDQ100置0011置111不變保持00禁用功能SDRDQ100置0011置111不變保持00功能SR

變，則Q變按照一定的時間節(jié)拍動作時鐘脈沖CP鐘控RS

觸發(fā)器74HC279（內(nèi)部集成四個）15.1.2.鐘控RS

觸發(fā)器基本RS觸發(fā)器導引電路時鐘脈沖&G3&G4SDRDQQG2&SR&G1CP&G&GSDRDQQ&G&GSDRDQQG&SR&GCPG&SR&GCP當CP=0時11R、S

輸入狀態(tài)不起作用。

觸發(fā)器狀態(tài)不變。11

SD、RD用于預置觸發(fā)器的初始狀態(tài)，工作過程中應處于高電平，對電路工作狀態(tài)無影響。0被封鎖被封鎖&G3&G4SDRDQQG2&SR&G1CP&G&GSDRDQQ&G&GSDRDQQG&SR&GCPG&SR&GCP當CP=1時1打開觸發(fā)器狀態(tài)由R、S

輸入狀態(tài)決定。11打開&G3&G4SDRDQQG2&SR&G1CP&G&GSDRDQQ&G&GSDRDQQG&SR&GCPG&SR&GCP當CP=1時1打開(1)S=0,R=00011觸發(fā)器保持原態(tài)觸發(fā)器狀態(tài)由R、S

輸入狀態(tài)決定。11打開&G3&G4SDRDQQG2&SR&G1CP&G&GSDRDQQ&G&GSDRDQQG&SR&GCPG&SR&GCP1101010(2)S=0,R=1觸發(fā)器置“0”(3)S=1,R=0觸發(fā)器置“1”11&G3&G4SDRDQQG2&SR&G1CP&G&GSDRDQQ&G&GSDRDQQG&SR&GCPG&SR&GCP111001111(4)S=1,R=1

禁用&G3&G4SDRDQQG2&SR&G1CP&G&GSDRDQQ&G&GSDRDQQG&SR&GCPG&SR&GCP鐘控RS觸發(fā)器邏輯狀態(tài)表Qn─時鐘到來前觸發(fā)器的狀態(tài)Qn+1—時鐘到來后觸發(fā)器的狀態(tài)動作特點：CP高電平時觸發(fā)器狀態(tài)由R、S確定。00SR01010111禁用Qn+1Qn00SR01010111Qn+1QnSR01010111Qn+1QnSR01010111Qn+1Qn高電平觸發(fā)邏輯符號QQSRCPSDRD邏輯符號QQSRCPSDRDQQQSRCPSDSDRDRD畫出鐘控RS

觸發(fā)器的輸出波形CP高電平時觸發(fā)器狀態(tài)由R、S確定。如何克服禁用狀態(tài)？基本RS觸發(fā)器導引電路15.1.3D

觸發(fā)器&G4&G3QQSDRD&G1&G2&G&GQQSDSDRDRD&G&GCPDD觸發(fā)器狀態(tài)表D

Qn+1

0101請同學們分析邏輯狀態(tài)CP=115.1.4JK觸發(fā)器&G4&G3QQSDRD&G1&G2&G&GQQSDSDRDRD&G&GCPJK當CP=0時J、K

輸入狀態(tài)不起作用。

觸發(fā)器狀態(tài)不變。1101(1)J=0,K=000觸發(fā)器保持原態(tài)11當CP=1時觸發(fā)器開始工作&G4&G3QQSDRD&G1&G2&G&GQQSDSDRDRD&G&GCPJK1(2)J=0,K=101置01當CP=1時&G4&G3QQSDRD&G1&G2&G&GQQSDSDRDRD&G&GCPJK設置初始狀態(tài)推導1(3)J=1,K=010置11當CP=1時&G4&G3QQSDRD&G1&G2&G&GQQSDSDRDRD&G&GCPJK設置初始狀態(tài)推導1(4)J=1,K=111翻轉(zhuǎn)當CP=1時&G4&G3QQSDRD&G1&G2&G&GQQSDSDRDRD&G&GCPJK設置初始狀態(tài)推導JK觸發(fā)器來代替鐘控RS觸發(fā)器存在問題1：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象,CP電平觸發(fā)缺點明顯，克服辦法：采用邊沿觸發(fā)器。15.1.5基本觸發(fā)器存在的問題存在問題2：振蕩現(xiàn)象JK觸發(fā)器，在時鐘有效電平期內(nèi)，當J=K=1時希望按照時鐘節(jié)拍，統(tǒng)一動作，但是罪魁禍首在電平觸發(fā)QQQQCP低電平高電平上升沿下降沿邊沿觸發(fā)集成觸發(fā)器高電平觸發(fā)加了“○”表示低電平觸發(fā)上升沿觸發(fā)74HC74（內(nèi)部集成兩個）下降沿觸發(fā)74HC112（內(nèi)部集成兩個）D

觸發(fā)器工作波形圖CPDQ上升沿觸發(fā)翻轉(zhuǎn)JK

觸發(fā)器工作波形下降沿觸發(fā)翻轉(zhuǎn)

根據(jù)CP下降沿前J、K的狀態(tài)，確定下降沿后Q的狀態(tài)。74LS112雙JK觸發(fā)器

每個芯片內(nèi)有兩個獨立的JK觸發(fā)器。

每個JK觸發(fā)器有各自的置0端(清零端)和置1端(預置端),

低電平有效。

CP下降沿()觸發(fā)器翻轉(zhuǎn)。JK觸發(fā)器邏輯符號

CPQJKSDRDQ15.1.6觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換為D

觸發(fā)器

當J=D，K=D時，兩觸發(fā)器狀態(tài)相同仍為下降沿觸發(fā)翻轉(zhuǎn)2.將JK觸發(fā)器轉(zhuǎn)換為T

觸發(fā)器(保持功能)(計數(shù)功能)當J=K時，兩觸發(fā)器狀態(tài)相同15