《數(shù)字電子技術(shù)基礎(chǔ)》第3章 門電路

本章主要內(nèi)容3.1概述3.2半導(dǎo)體二極管門電路3.3CMOS門電路3.4*其他類型的MOS集成門電路3.5TTL門電路3.6*其他類型的雙極型集成門電路3.7*Bi－CMOS電路3.8*TTL門電路與CMOS門電路的接口

本章總的要求：

熟練掌握TTL和CMOS集成門電路輸出與輸入間的邏輯關(guān)系、外部電氣特性，包括電壓傳輸特性、輸入特性、輸出特性和動態(tài)特性等；掌握各類集成電子器件正確的使用方法。

重點：

TTL電路與CMOS電路的結(jié)構(gòu)與特點.

3.1概述1.門電路：

實現(xiàn)基本邏輯運算和復(fù)合運算的單元電路稱為門電路，常用的門電路有非門、與非門、或非門、異或門、與或非門等(1)正邏輯：

在二值邏輯中，如果用高電平表示邏輯“1”，低電平表示邏輯“0”，在這種規(guī)定下的邏輯關(guān)系稱為正邏輯，如圖3.1.1所示2.正負邏輯系統(tǒng)圖3.1.1正負邏輯示意圖(2)負邏輯：

在二值邏輯中，如果用高電平表示邏輯“0”，低電平表示邏輯“1”，在這種規(guī)定下的邏輯關(guān)系稱為負邏輯，如圖3.1.1所示。3.1概述圖3.1.1正負邏輯示意圖

同一邏輯電路采用不同的邏輯關(guān)系，其邏輯功能是完全不同的，如表3.1.1正負邏輯對應(yīng)的邏輯電路由表中可以看出

正負邏輯式互為對偶式，即若給出一個正邏輯的邏輯式，則對偶式即為負邏輯的邏輯式，如正邏輯為或門，即Y=A+B，對偶式為YD＝AB。正負邏輯的使用依個人的習(xí)慣，但同一系統(tǒng)中采用一種邏輯關(guān)系，本書采用正邏輯3.1概述3.高低電平的實現(xiàn)

在數(shù)字電路中，輸入輸出都是二值邏輯，其高低電平用“0”和“1”表示。其高低電平的獲得是通過開關(guān)電路來實現(xiàn)，如二極管或三極管電路組成。如圖3.1.2所示。圖3.1.2高低電平實現(xiàn)原理電路3.1概述其原理為：

當(dāng)開關(guān)S斷開時，輸出電壓vo＝Vcc，為高電平“1”；當(dāng)開關(guān)閉合時，輸出電壓vo＝0，為低電平“0”；若開關(guān)由三極管構(gòu)成，則控制三級管工作在截止和飽和狀態(tài)，就相當(dāng)開關(guān)S的斷開和閉合。圖3.1.2高低電平實現(xiàn)原理電路3.1概述

單開關(guān)電路功耗較大，目前出現(xiàn)互補開關(guān)電路（如CMOS門電路），即用一個管子代替圖3.1.2中的電阻，如圖3.1.3所示互補開關(guān)電路的原理為3.1概述

開關(guān)S1和S2受同一輸入信號vI的控制，而且導(dǎo)通和斷開的狀態(tài)相反。當(dāng)S1閉合時，S2斷開，輸出為高電平“1”；相反當(dāng)S1斷開時，S2閉合，輸出為高電平“0”。

互補開關(guān)電路由于兩個開關(guān)總有一個是斷開的，流過的電流為零，故電路的功耗非常低，因此在數(shù)字電路中得到廣泛的應(yīng)用4.數(shù)字電路的概述3.1概述（1）優(yōu)點：圖3.1.1正負邏輯示意圖

在數(shù)字電路中由于采用高低電平，并且高低電平都有一個允許的范圍，如圖3.1.1所示，故對元器件的精度和電源的穩(wěn)定性的要求都比模擬電路要低，抗干擾能力也強。(2)分類：3.1概述

可分為分立元件邏輯門電路和集成邏輯門電路：分立元件邏輯門電路是由半導(dǎo)體器件、電阻和電容連接而成。集成邏輯門電路是將大量的分立元件通過特殊工藝集成在很小的半導(dǎo)體芯片上。數(shù)字集成電路根據(jù)規(guī)?？煞譃椤?00/片（100～1000）/片103~105/片105

以上/片按導(dǎo)電類型可分為3.1概述

數(shù)字集成電路的基本邏輯單元是集成邏輯門，因此本章先介紹CMOS和TTL數(shù)字集成邏輯門的結(jié)構(gòu)、工作原理3.2半導(dǎo)體二極管門電路§3.2.1半導(dǎo)體二極管的開關(guān)特性Ui>0.5V時，二極管導(dǎo)通。Ui<0.5V時，二極管截止，iD=0。ui＝0V時，二極管截止，如同開關(guān)斷開，uo＝0V。ui＝5V時，二極管導(dǎo)通，如同0.7V的電壓源，uo＝4.3V。

當(dāng)外加電壓突然由正向變?yōu)榉聪驎r，存儲電荷反向電場的作用下，形成較大的反向電流。經(jīng)過ts后，存儲電荷顯著減少，反向電流迅速衰減并趨于穩(wěn)態(tài)時的反向飽和電流。

當(dāng)外加電壓由反向突然變?yōu)檎驎r，要等到PN結(jié)內(nèi)部建立起足夠的電荷梯度后才開始有擴散電流形成，因而正向電流的建立稍微滯后一點。反向恢復(fù)時間（幾納秒內(nèi)）

反向恢復(fù)時間即存儲電荷消失所需要的時間，它遠大于正向?qū)ㄋ枰臅r間。這就是說，二極管的開通時間是很短的，它對開關(guān)速度的影響很小，以致可以忽略不計。

因此，影響二極管的開關(guān)時間主要是反向恢復(fù)時間，而不是開通時間?！?.2.2二極管與門Y=A·BABY§3.2.3二極管或門Y=A+B3.3CMOS門電路§3.3.1MOS管的開關(guān)特性

在CMOS集成電路中，以金屬－氧化物－半導(dǎo)體場效應(yīng)管（MOS管)作為開關(guān)器件。一、MOS管的結(jié)構(gòu)和工作原理PNNGSD金屬鋁兩個N區(qū)SiO2絕緣層P型襯底導(dǎo)電溝道GSDN溝道增強型源極柵極漏極vGS=0時PNNGSDvGSvDSiD=0D、S間相當(dāng)于兩個背靠背的PN結(jié)SDB

不論D、S間有無電壓，均無法導(dǎo)通，不能導(dǎo)電。PNNGSDVDSVGSvGS>0時vGS足夠大時（vGS>VGS(th)），形成電場G—B,把襯底中的電子吸引到上表面，除復(fù)合外，剩余的電子在上表面形成了N型層（反型層）為D、S間的導(dǎo)通提供了通道。VGS(th)稱為閾值電壓(開啟電壓）源極與襯底接在一起N溝道可以通過改變vGS的大小來控制iD的大小。二、MOS管的輸入、輸出特性

對于共源極接法的電路，柵極和襯底之間被二氧化硅絕緣層隔離，所以柵極電流為零。輸出特性曲線（漏極特性曲線）夾斷區(qū)（截止區(qū)）

用途：做無觸點的、斷開狀態(tài)的電子開關(guān)。條件：整個溝道都夾斷

特點：可變電阻區(qū)特點:(1)當(dāng)vGS

為定值時,iD

是

vDS

的線性函數(shù)，管子的漏源間呈現(xiàn)為線性電阻，且其阻值受

vGS

控制。

（2）管壓降vDS

很小。用途：做壓控線性電阻和無觸點的、閉合狀態(tài)的電子開關(guān)。條件：源端與漏端溝道都不夾斷

恒流區(qū)：(又稱飽和區(qū)或放大區(qū)）特點:(1)受控性：輸入電壓vGS控制輸出電流(2)恒流性：輸出電流iD

基本上不受輸出電壓vDS的影響。條件:(1)源端溝道未夾斷

(2)漏端溝道予夾斷用途:可做放大器和恒流源。三、MOS管的基本開關(guān)電路

當(dāng)vI=vGS<VGS(th)時，MOS管工作在截止區(qū)。D-S間相當(dāng)于斷開的開關(guān)，vO≈vDD.

當(dāng)vI>VGS(th)且vI繼續(xù)升高時，MOS管工作在可變電阻區(qū)。MOS管導(dǎo)通內(nèi)阻RON很小，D-S間相當(dāng)于閉合的開關(guān),vO≈0。四、MOS管的四種基本類型GSDN溝道耗盡型GSDN溝道增強型GSDP溝道增強型GSDP溝道耗盡型在數(shù)字電路中，多采用增強型。§3.3.2CMOS反相器工作原理PMOS管NMOS管CMOS電路VDDT1T2vIvO一、電路結(jié)構(gòu)

當(dāng)NMOS管和PMOS管成對出現(xiàn)在電路中，且二者在工作中互補，稱為CMOS管(意為互補)。VDDTPTNvIvOvI=0截止vo=“１”導(dǎo)通vI=1VDDT1T2vIvO導(dǎo)通vo=“０”截止

靜態(tài)下，無論vI是高電平還是低電平，T1、T2總有一個截止，因此CMOS反相器的靜態(tài)功耗極小。二、電壓傳輸特性和電流傳輸特性電壓傳輸特性閾值電壓VTHT1導(dǎo)通T2截止T2導(dǎo)通T1截止T1T2同時導(dǎo)通電流傳輸特性T2截止T1截止CMOS反相器在使用時應(yīng)盡量避免長期工作在BC段。輸入低電平時噪聲容限：

在保證輸出高、低電平基本不變的條件下,輸入電平的允許波動范圍稱為輸入端噪聲容限。輸入高電平時噪聲容限：三、輸入端噪聲容限噪聲容限－－衡量門電路的抗干擾能力。噪聲容限越大，表明電路抗干擾能力越強。

測試表明：CMOS電路噪聲容限VNH=VNL＝30％VDD，且隨VDD的增加而加大。

因為MOS管的柵極和襯底之間存在著以SiO2為介質(zhì)的輸入電容，而絕緣介質(zhì)非常薄，極易被擊穿，所以應(yīng)采取保護措施。§3.3.3CMOS反相器的靜態(tài)輸入輸出特性一、輸入特性iI(mA)-0.7

0VDD+

0.7

vI(V)

在正常的輸入信號范圍內(nèi)，即–0.7V<vI<(VDD+0.7)V時輸入電流iI

≈0。(因為CMOS門電路的GS間有一層絕緣的SiO2薄層。)在–0.7V～(VDD+0.7)V以外的區(qū)域，

iI從零開始增大，并隨vI增加急劇上升，原因是保護電路中的二極管已進入導(dǎo)通狀態(tài)。注意：由于門電路輸入端的絕緣層使輸入的阻抗極高，若有靜電感應(yīng)會在懸空的輸入端產(chǎn)生不定的電位，故CMOS門電路的輸入端不允許懸空。二、輸出特性低電平輸出特性高電平輸出特性VOL≈0VOH≈VDD§3.3.4CMOS反相器的動態(tài)特性一、傳輸延遲時間tviotvoo50%50%tpdHLtpdLH平均傳輸時間二、交流噪聲容限

噪聲電壓作用時間越短、電源電壓越高，交流噪聲容限越大。三、動態(tài)功耗

反相器從一種穩(wěn)定狀態(tài)突然變到另一種穩(wěn)定狀態(tài)的過程中，將產(chǎn)生附加的功耗，即為動態(tài)功耗。

動態(tài)功耗包括：負載電容充放電所消耗的功率PC和PMOS、NMOS同時導(dǎo)通所消耗的瞬時導(dǎo)通功耗PT。

在工作頻率較高的情況下，CMOS反相器的動態(tài)功耗要比靜態(tài)功耗大得多，靜態(tài)功耗可忽略不計?！?.3.5其他類型CMOS門電路1.與非門一、其他邏輯功能的CMOS門電路任一輸入端為低，設(shè)vA=0vA=0斷開導(dǎo)通vO=1輸入全為高電平vA=1vB=1導(dǎo)通斷開vO=02.或非門任一輸入端為高，設(shè)vA=1vA=1導(dǎo)通斷開vO=0輸入端全為低vA=0vB=0斷開導(dǎo)通vO=13.帶緩沖級的CMOS門電路

帶緩沖級的門電路其輸出電阻、輸出高、低電平以及電壓傳輸特性將不受輸入端狀態(tài)的影響。電壓傳輸特性的轉(zhuǎn)折區(qū)也變得更陡。二、漏極開路輸出門電路（OD門）為什么需要OD門？普通與非門輸出不能直接連在一起實現(xiàn)“線與”！ABYCD10產(chǎn)生一個很大的電流需將一個MOS管的漏極開路構(gòu)成OD門。需加一上拉電阻ABYOD輸出與非門的邏輯符號及函數(shù)式OD門輸出端可直接連接實現(xiàn)線與。ABYCDVDDRLRL的選擇：IOHIIHn個m個VDDVILVILVILRLVOHn是并聯(lián)OD門的數(shù)目，m是負載門電路高電平輸入電流的數(shù)目。VIHVILVILVDDRLVOLm′個IOLIIL例3.3.2m′是負載門電路低電平輸入電流的數(shù)目。在負載門為CMOS門電路的情況下，m和m′相等。①C＝0、，即C端為低電平（0V）、端為高電平（＋VDD）時，T1和T2都不具備開啟條件而截止，輸入和輸出之間相當(dāng)于開關(guān)斷開一樣，呈高阻態(tài)。三、CMOS傳輸門②C＝1、，即C端為高電平（＋VDD）、端為低電平（0V）時，T1和T2至少有一個導(dǎo)通，輸入和輸出之間相當(dāng)于開關(guān)接通一樣，呈低阻態(tài)，vo＝vi。TG1TG2ABYA=1、B=0時，TG1截止，TG2導(dǎo)通，Y=B=1;′TG1TG2ABYA=0、B=1時，TG2截止，TG1導(dǎo)通，Y=B=1;TG1TG2ABYA=0、B=0時，TG2截止，TG1導(dǎo)通，Y=B=0;TG1TG2ABYA=1、B=1時，TG1截止，TG2導(dǎo)通，Y=B=0;′雙向模擬開關(guān),G4輸出高電平，G5輸出低電平，T1、T2同時截止，輸出呈高阻態(tài)；四、三態(tài)門AYEN′邏輯符號10110AYEN′邏輯符號0101110若A=1，則G4、G5輸出均為高電平，T1截止、T2導(dǎo)通，Y=0；若A=0，則G4、G5輸出均為低電平，T1導(dǎo)通、T2截止，Y=1；0001AYEN′AYEN低電平有效高電平有效三態(tài)門有三種狀態(tài):高電平、低電平、高阻態(tài)?！?.3.6CMOS電路的特點CMOS電路的優(yōu)點1.靜態(tài)功耗小。2.允許電源電壓范圍寬(3

18V）。3.扇出系數(shù)大，噪聲容限大。

1．輸入電路的靜電保護

CMOS電路的輸入端設(shè)置了保護電路，給使用者帶來很大方便。但是，這種保護還是有限的。由于CMOS電路的輸入阻抗高，極易產(chǎn)生感應(yīng)較高的靜電電壓，從而擊穿MOS管柵極極薄的絕緣層，造成器件的永久損壞。為避免靜電損壞，應(yīng)注意以下幾點：CMOS電路的正確使用

（1）所有與CMOS電路直接接觸的工具、儀表等必須可靠接地。（2）存儲和運輸CMOS電路，最好采用金屬屏蔽層做包裝材料。2．多余的輸入端不能懸空。輸入端懸空極易產(chǎn)生感應(yīng)較高的靜電電壓，造成器件的永久損壞。對多余的輸入端，可以按功能要求接電源或接地，或者與其它輸入端并聯(lián)使用。3．輸入電路需過流保護3.5TTL門電路§3.5.1雙極型三極管的開關(guān)特性一、雙極型三極管的結(jié)構(gòu)BECNNP基極發(fā)射極集電極BECNPN型三極管PNP集電極基極發(fā)射極BCEBECPNP型三極管二、雙極型三極管的輸入特性和輸出特性IC(mA)1234UCE(V)36912IB=020

A40

A60

A80

A100

AIB(

A)UBE(V)204060800.40.8輸入特性曲線輸出特性曲線開啟電壓飽和區(qū)截止區(qū)放大區(qū)三、雙極型三極管的基本開關(guān)電路在數(shù)字電路中，三極管作為開關(guān)元件，主要工作在飽和和截止兩種開關(guān)狀態(tài)，放大區(qū)只是極短暫的過渡狀態(tài)。三極管臨界飽和時的基極電流：①ui=1V時，三極管導(dǎo)通，基極電流：uo=uCE=VCC-iCRc=5-0.03×50×1=3.5V②ui=0.3V時，因為uBE<0.5V，iB=0，三極管工作在截止?fàn)顟B(tài)，ic=0。因為ic=0，所以輸出電壓：uo=VCC=5V

截止?fàn)顟B(tài)ui=UIL<0.5Vuo=+VCC+VCC＋－RbRcbce＋－③ui＝3V時，三極管導(dǎo)通，基極電流：uo＝UCES＝0.3V三極管飽和飽和狀態(tài)iB≥IBSui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V四、雙極型三極管的開關(guān)等效電路開關(guān)等效電路(1)截止?fàn)顟B(tài)條件：發(fā)射結(jié)反偏特點：電流約為0(2)飽和狀態(tài)條件：發(fā)射結(jié)正偏，集電結(jié)正偏特點：UBES=0.7V，UCES=0.3V/硅三極管開關(guān)等效電路(a)截止時(b)飽和時uituot+Vcc0.3V五、雙極型三極管的動態(tài)開關(guān)特性BJT的開關(guān)時間：是指BJT管由截止到飽和導(dǎo)通或者由飽和導(dǎo)通到截止所需要的時間。延遲時間td—從+VB2加到集電極電流ic上升到0.1ICS所需要的時間；

上升時間tr—ic從0.1ICS到0.9ICS所需要的時間；

開通時間ton=td+tr就是建立基區(qū)電荷時間存儲時間ts—從輸入信號降到-VB1到ic降到0.9ICS

所需要的時間；

下降時間tf—ic從0.9ICS降到0.1ICS所需要的時間。

關(guān)閉時間toff=ts+tf就是存儲電荷消散的時間

加入－VEE的目的是確保即使輸入低電平信號稍大于零時，也能使三極管基極為負電位，從而使三極管可靠截止，輸出為高電平。六、三極管反相器AY集成門電路雙極型TTL(Transistor-TransistorLogic

IntegratedCircuit,

TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide-

Semiconductor，MOS）TTL—晶體管-晶體管邏輯集成電路MOS—金屬氧化物半導(dǎo)體場效應(yīng)管集成電路§3.5.2TTL反相器輸入級倒相級輸出級稱為推拉式電路或圖騰柱輸出電路一、TTL反相器的電路結(jié)構(gòu)和工作原理1.輸入為低電平（0.2V）時三個PN結(jié)導(dǎo)通需2.1V0.9V不足以讓T2、T5導(dǎo)通T2、T5截止1.輸入為低電平（0.2V）時vovo=5－vR2－vbe4－vD2≈3.4V

輸出高電平2.輸入為高電平（3.4V）時電位被嵌在2.1V全導(dǎo)通vB1=VIH+VON=4.1V發(fā)射結(jié)反偏

1V截止T2、T5飽和導(dǎo)通2.輸入為高電平（3.4V）時vo=VCE5≈0.3V輸出低電平

可見，無論輸入如何，T4和T5總是一管導(dǎo)通而另一管截止。這種推拉式工作方式，帶負載能力很強。AB段：vI<0.6V,vB1<1.3V,T2、T5截止，T4導(dǎo)通，輸出高電平3.4V。(截止區(qū)）二、電壓傳輸特性BC段：vI>0.7V,vI<1.3V,T2導(dǎo)通，T5截止，T2工作在放大區(qū)。（線性區(qū)）二、電壓傳輸特性CD段：vI≈1.4V,vB1≈2.1V,T2、T5

同時導(dǎo)通，T4截止，輸出電位急劇下降為低電平。（轉(zhuǎn)折區(qū)）二、電壓傳輸特性DE段：vI>1.4V,vI繼續(xù)升高,vo不再變化，保持低電平0.3V。（飽和區(qū)）二、電壓傳輸特性

輸出高電平VOH、輸出低電平VOL

VOH

2.4VVOL

0.4V便認為合格。

典型值VOH=3.4VVOL

0.3V。

閾值電壓VTH(門檻電壓)vI<VTH時，認為vI是低電平。vI>VTH時，認為vI是高電平。VTH=1.4V

計算方法與CMOS電路一樣，如圖3.5.11所示，其輸入高電平噪聲容限VNH和輸入低電平噪聲容限VNL的計算方法為圖3.5.11TTL反相器噪聲容限的計算74系列典型值為：VOH（min)=2.4V,VOL（max)=0.4V,VIH（min)=2.0V,VIL（max)=0.8V,VNH=0.4V,VNL=0.4V,三、輸入端噪聲容限3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性

對于TTL反相器，輸入電流隨輸入電壓的變化關(guān)系，稱為輸入特性，其輸入端的等效電路如圖3.5.12所示。一、輸入特性a.當(dāng)輸入為低電平時，即vI＝0.2V，若VCC＝5V，則TTL反相器的輸入電流為3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性當(dāng)vI＝0時此電流IIS稱為輸入短路電流，在TTL門電路手冊中給出，由于和輸入電流值相近，故分析和計算時代替IIL。b.當(dāng)輸入為高電平時，即vI＝3.4V，T1發(fā)射結(jié)截止，處于倒置狀態(tài)，只有很小的反向飽和電流IIH，對于74系列的TTL門電路，IIH在40μA以下TTL反相器的靜態(tài)輸入特性如圖3.5.13所示3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性圖3.5.13TTL反相器的靜態(tài)輸入特性IISD1導(dǎo)通輸入低電平輸入高電平二、輸出特性3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性

對于TTL反相器，輸出電壓與輸出電流的關(guān)系，稱為輸入特性，其輸入端的等效電路如圖3.5.12所示。分為高電平輸出特性和低電平輸出特性。1.高電平輸出特性

當(dāng)輸出為vO＝VOH時，T4、D2導(dǎo)通，T5截止，等效電路如圖3.5.14所示圖3.5.14輸出高電平等效電路其高電平輸出特性曲線如圖3.5.15所示3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性圖3.5.15輸出高電平特性曲線圖3.5.14輸出高電平等效電路實際方向

在

iL<5mA時，由于T4為射極輸出，故輸出電阻低，輸出電壓vo幾乎不隨負載電流變化。iL>5mA時，T4進入飽和狀態(tài)，輸出電壓vo隨負載電流變化幾乎線性下降。由于功耗限制，手冊上的高電平輸出電流要遠小于5mA，74系列最大為IOH（max）＝－0.4mA2.低電平輸出特性3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性

當(dāng)輸出為vO＝VOL時，T4、D2截止，T5導(dǎo)通，等效電路如圖3.5.16所示圖3.5.16輸出高電平等效電路其低電平輸出特性曲線如圖3.5.17所示3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性圖3.5.16輸出高電平等效電路圖3.5.17輸出低電平特性曲線3.扇出系數(shù)（Fan-out）的計算3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性

扇出系數(shù)就是一個門電路驅(qū)動同類型門電路的個數(shù)。也就是表示門電路的帶負載能力。

對于圖3.5.18所示電路，G1門為驅(qū)動門，G2、G3

為負載門，N為扇出系數(shù)。當(dāng)輸出為低電平時，設(shè)可帶N1個非門，則有圖3.5.18扇出系數(shù)的計算IOLIIL實際方向當(dāng)輸出為低電平時，設(shè)可帶N2個非門，則有圖3.5.18扇出系數(shù)的計算IOHIIH3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性則取N＝min｛N1，N2}

由于門電路無論是輸出高電平還是低電平時，均有一定的輸出電阻，故輸出電壓都要隨負載電流的改變而發(fā)生變化。這種變化越小，說明門電路帶負載的能力越強。有時用輸出電平的變化不超過某一規(guī)定值時允許的最大負載電流來表示門電路的帶負載能力。例3.5.2如圖3.5.18所示電路中，已知74系列的反相器輸出高低電平為VOH≥3.2V,VOL≤0.2V，輸出低電平電流為IOL（max）＝16mA，輸出高電平電流為IOH（max）＝4mA，輸入低電平電流IIL＝－1mA，輸入高電平電流IIH＝40μA，試計算門G1可帶同類門的個數(shù)3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性圖3.5.18扇出系數(shù)的計算解：當(dāng)G1輸出為低電平時，有當(dāng)G1輸出為高電平時，有3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性圖3.5.18扇出系數(shù)的計算故取N＝10，即門G1可帶同類門的個數(shù)為10個四、輸入端的負載特性

在實際使用時，有時需要在輸入端和地之間或輸入端和信號源低電平之間接入電阻RP。如圖3.5.21所示由圖可知，RP上的壓降即為反相器的輸入電壓vI，即

在RP<<R1（較?。┑臈l件下，vI隨RP幾乎線性上升。但當(dāng)vI上升到1.4V以后，T2和T5的發(fā)射結(jié)同時導(dǎo)通，將vB1鉗位在2.1V左右，此時vI不再隨RP的增加而上升。3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性TTL反相器輸入端負載特性曲線如圖2.3.22所示。

故一般對于TTL門電路，若輸入端通過電阻接地，一般當(dāng)RP≤0.7KΩ時，構(gòu)成低電平輸入方式；當(dāng)RP≥1.5KΩ時，構(gòu)成高電平輸入方式。3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性例3.5.3電路如圖3.4.22所示，試寫出各個電路輸出端的表達式。解：3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性解：vo1=VOH時，若使vI2≥VIH（min）

，則3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性例3.5.4在圖3.5.23所示電路中，為保證門G1輸出的高低電平能正確地傳送倒門G2地輸入端，要求當(dāng)vo1=VOH時，vI2≥VIH（min）；當(dāng)vo1=VOL時，vI2≤VIL（max）。試計算RP最大允許值。已知G1、G2均為74系的TTL反相器，VCC＝5V，VOH＝3.4V,VOL＝0.2V,VIH（min）＝2.0V，VIL（max）＝0.8V，IIH＝40μA，IIL＝40μA當(dāng)vo1=VOL時，G2門的輸入管T1導(dǎo)通，如圖3.5.24所示，若使vI2≤VIL（max），則3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性故取RP＝0.69kΩ練習(xí)：電路如圖3.5.25所示，試寫出各輸出端的邏輯式3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性3.5.4TTL反相器的動態(tài)特性（自學(xué)）一、傳輸延遲時間

信號通過一級門電路的延遲時間稱為平均傳輸延遲時間，它是表示門電路工作速度的重要指標(biāo)。如圖3.5.26所示圖3.5.26TTL反相器的動態(tài)波形tPHL－輸出信號下降到Vm/2相對于輸入信號上升到Vm/2之間的延遲時間tPLH－輸出信號上升到Vm/2相對于輸入信號下降到Vm/2之間的延遲時間原因：結(jié)電容和寄生電容的存在。TTL門的平均傳輸延時為3~40ns二、交流噪聲3.5.4TTL反相器的動態(tài)特性（自學(xué)）

當(dāng)輸入信號為窄脈沖，且接近于tpd時，輸出變化跟不上，變化很小，因此交流噪聲容限遠大于直流噪聲容限。（a）正脈沖噪聲容限圖3.5.27正脈沖噪聲容限

將輸出為高電平由額定值降到2.0V時輸入正脈沖的幅度稱為正脈沖噪聲容限，如圖3.5.27所示（b）負脈沖噪聲容限3.5.4TTL反相器的動態(tài)特性（自學(xué)）圖3.5.28負脈沖噪聲容限

將輸出為低電平由額定值上升到0.8V時輸入負脈沖的幅度稱為負脈沖噪聲容限，如圖3.5.28所示三、電源的動態(tài)尖峰電流3.5.4TTL反相器的動態(tài)特性（自學(xué)）1.兩種狀態(tài)下電源負載電流不等（空載情況下)2、動態(tài)尖峰電流3.5.4TTL反相器的動態(tài)特性（自學(xué)）3.5.5其他類型的TTL門電路一、其他邏輯功能的門電路1.與非門電路如圖3.5.29所示圖3.5.29TTL與非門電路輸入級倒相級輸出級工作原理：圖3.5.29TTL與非門電路輸入級倒相級輸出級3.5.5其他類型的TTL門電路故：注意：1.由于與非門電路結(jié)構(gòu)和電路參數(shù)與反相器相同，故反相器的輸出特性也適用于與非門；3.5.5其他類型的TTL門電路2.在計算與非門每個輸入端的輸入電流時，應(yīng)根據(jù)輸入端的不同工作狀態(tài)分別對待。當(dāng)把兩個輸入端并聯(lián)使用時，如圖3.5.30a所示。等效電路如（b）

若輸入端接低電平時，輸入電流的計算和反相器相同，即

若輸入端接高電平，T1的兩個發(fā)射結(jié)反偏，故輸入電流為單個輸入端高電平輸入電流的2倍。IIII例3.5.5如圖2.3.15所示電路，已知TTL與非門的參數(shù)為IOH＝0.5mA，IOL＝8mA，IIL＝－0.4mA，IIH＝40μA，問可以驅(qū)動多少個同類邏輯門？解：設(shè)輸出為高電平時，可以帶N1個同類邏輯門，則2N1IIH≤IOH設(shè)輸出為低電平時，可以帶N2個邏輯門，則N2IIL≤IOL故取N＝123.5.5其他類型的TTL門電路TTL集成門電路的封裝：

雙列直插式如：TTL門電路芯片（四2輸入與非門，型號74LS00

)地GND外形管腳電源VCC（+5V）74LS00內(nèi)含4個2輸入與非門，74LS20內(nèi)含2個4輸入與非門。2.或非門如圖3.5.32為TTL或非門的電路，其輸出為3.5.5其他類型的TTL門電路圖3.5.32TTL或非門的電路3.與或非門3.5.5其他類型的TTL門電路

與或非門電路如圖3.5.33所示，圖3.5.33與或非門電路

與或門相比，輸入管T1和T

1都是多發(fā)射極的三極管，構(gòu)成與門電路，其輸出為或非門與或非門4.異或門

異或門電路如圖3.5.34所示，則注：與門和或門是在與非門和或非門的基礎(chǔ)上加了一級反相器構(gòu)成。3.5.5其他類型的TTL門電路圖3.5.34異或門電路AB（A＋B）′74LS86二、集電極開路與非門（OC門－OpenCollectorGate）1.推拉式輸出電路結(jié)構(gòu)的局限性：

與OD門一樣，為了實現(xiàn)線與構(gòu)，TTL與非門也可以采用集電極開路的形式3.5.5其他類型的TTL門電路

如圖3.3.35所示將推拉式TTL與非門的輸出端并聯(lián)，則當(dāng)某一門的輸出端為低電平，如Y2=0,則當(dāng)Y1=1時，會有G1門的電流通過G2門的T5管，這個電流遠遠超過正常工作電路，有可能使T5管損壞圖3.3.353.5.5其他類型的TTL門電路①輸出電平不可調(diào)②負載能力不強，尤其是高電平輸出③輸出端不能并聯(lián)使用

為了使TTL與非門能實現(xiàn)線與功能，把輸出級的去掉T3、T4管，使T5管的集電極開路，就構(gòu)成集電極開路門，即OC門。推拉式輸出電路結(jié)構(gòu)的局限性圖3.3.352.OC門的結(jié)構(gòu)特點圖3.3.36

如圖3.3.36所示為OC門的電路和結(jié)構(gòu)和符號，輸出管的集電極開路3.5.5其他類型的TTL門電路

工作時需外接負載和電源，如圖3.5.37所示3.5.5其他類型的TTL門電路

若利用OC門實現(xiàn)線與功能，則將幾個OC門的輸出并聯(lián)起來用一個上拉電阻即可，如圖3.3.38所示圖3.3.383.線與的實現(xiàn)工作原理：3.5.5其他類型的TTL門電路

對于圖3.5.39所示電路，只有Y1、Y2有一個為低電平，Y即為低電平；只有Y1、Y2同時為高電平，Y才為高電平；即圖3.5.394、外接負載電阻RL的計算3.5.5其他類型的TTL門電路

外接電阻RL的取值合適與否，決定驅(qū)動門輸出電平是否在允許值之內(nèi)

當(dāng)輸出為高電平時，所有的驅(qū)動管都截止。RL取值不能太大，否則VOH會降低，小于VOH（min），如圖3.5.40所示a.驅(qū)動管輸出為高電平時圖3.5.40輸出為高電平的情況VOHIOHIIH則3.5.5其他類型的TTL門電路圖3.5.40輸出為高電平的情況VOHIOHIIH其中n－驅(qū)動管的個數(shù)m－負載管輸入端的個數(shù)IOH－每個OC門T5管截止時的漏電流；IIH－負載門每個輸入端的高電平輸入電流b.驅(qū)動管輸出為低電平時3.5.5其他類型的TTL門電路

當(dāng)驅(qū)動管輸出為低電平時，若只有一個驅(qū)動門的T5管導(dǎo)通，則RL取值不能太小，否則VOL會提高，大于VOL（max），如圖3.5.41所示則：圖3.5.41輸出為高電平的情況VOLIOLIIL其中：m

－負載管短路電流的個數(shù)；IOL－OC門T5管導(dǎo)通時的電流；IIL－負載門每個輸入端的短路輸入電流4.OC門的應(yīng)用a.實現(xiàn)與或非邏輯－線與如圖3.5.38的線與電路，其輸出為實現(xiàn)電路比較簡單3.5.5其他類型的TTL門電路圖3.5.38b.電平轉(zhuǎn)換

與OD門一樣，由于OC門的高電平可以通過外加電源改變，故它可作為電平轉(zhuǎn)換電路。c.實現(xiàn)數(shù)據(jù)采集

如圖3.5.43,可實現(xiàn)母線（總線）的數(shù)據(jù)的接收和傳送

一般TTL與非門的電平為0~3.6V,若需要邏輯電平為0~12V的邏輯電平，只要將負載電阻接到12V電源即可，其電路如圖3.5.42所示3.5.5其他類型的TTL與非門例3.5.6試為圖2.3.35電路中的外接電阻RL選定合適的阻值。已知G1、G2為OC門，輸出管截止時的漏電流為IOH＝200μA，輸出管導(dǎo)通時允許的最大負載電流為IOLmax＝16mA。G3、G4和G5均為74系列與非門，它們的低電平輸入電流為IIL＝1mA，高電平輸入電流為IIH＝40μA。，要求OC門的高電平VOH≥3.0V，低電平VOL≤0.4V.解：當(dāng)輸出為高電平時當(dāng)輸出為低電平時例2.3.4如圖2.3.36所示電路，各門均為TTL電路，輸出高電平為VOH＝3.6V，VOL＝0.3V。電壓表滿量程為50V，內(nèi)阻為20KΩ/V，試問對應(yīng)給定輸入信號A、B、C的取值（如表一)，開關(guān)S斷開和閉合時V1和V2的值。則當(dāng)S斷開時，相當(dāng)此端加高電平，T2、T5導(dǎo)通，將T1的基極電位鉗位在2.1V，故V1＝2.1-0.7=1.4V；當(dāng)S閉合時，若此端輸入為低電平，則相應(yīng)的be結(jié)導(dǎo)通，將T1的基極電位鉗位在0.3+0.7=1V，故V1＝1-0.7=0.3V；此端輸入為高電平則與S斷開相同解：對于門G2的輸入端可以用圖2.3.37所示電路來等效故對應(yīng)的輸入輸出如表二三、三態(tài)TTL與非門（TSL－ThreeStateLogicGate）

三態(tài)TTL與非門又叫三態(tài)門，它是在普通與非門電路的基礎(chǔ)上附加控制電路構(gòu)成的。其特點是除了輸出高、低電平兩個狀態(tài)外，還有第三種狀態(tài)，即高阻狀態(tài)。

其典型電路如圖3.5.46所示

它與普通與非門電路的主要差別是輸入級多了一個使能端EN

和一個二極管D。圖3.5.461.電路結(jié)構(gòu)其邏輯符號及邏輯功能如圖3.5.47所示，控制端為低電平有效圖3.5.47圖3.5.463.5.5其他類型的TTL與非門2.工作原理（1）當(dāng)EN

＝0時，P＝1，D截止，與非門為正常工作狀態(tài)，即（2）當(dāng)EN

＝1時，P＝0，D導(dǎo)通，T4截止；而P＝0使得T1導(dǎo)通，T2、T5截止，與非門為高阻態(tài)，即Y＝Z

圖3.5.48所示是控制端為高電平有效的三態(tài)門，其符號如圖3.5.49所示（1）當(dāng)EN＝1時，P＝1，D截止，與非門為正常工作狀態(tài)，即Y＝（AB）

（2）當(dāng)EN＝0時，P＝0，D導(dǎo)通，T4截止；而P＝0使得T1導(dǎo)通，T2、T5截止，與非門為高阻態(tài)，即Y＝Z3.三態(tài)門的用途圖3.5.51總線結(jié)構(gòu)圖3.5.50數(shù)據(jù)的雙向傳輸TTL三態(tài)門除了電平轉(zhuǎn)換，也可以構(gòu)成數(shù)據(jù)的雙向傳輸和總線結(jié)構(gòu)，如圖3.5.50和圖3.5.51所示

電路如圖3.5.52所示，試用表格方式列出各門電路的名稱、輸出邏輯式及當(dāng)ABCD＝1001時各輸出邏輯函數(shù)的取值。練習(xí)：答案：§3.5.6TTL數(shù)字集成電路的各種系列(自學(xué))74H系列：高速系列。其工作速度的提高是用增加功耗的代價換取的，效果不夠理想。從提高工作速度、降低功耗兩方面考慮進行改進。74S系列：肖特基系列。采用抗飽和三極管，提高了工作速度，但電路功耗加大，并且輸出的低電平升高。74LS系列：低功耗肖特基系列。兼顧功耗和速度兩個方面，得到更小的延遲－功耗積。74AS系列：電路結(jié)構(gòu)與74LS系列相似，采用低阻值，提高了工作速度，但功耗較大。74ALS系列：其延遲－功耗積是TTL電路所有系列中最小的一種。54、54H、54S、54LS系列：54系列與74系列電路具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)。54系列工作溫度范圍更寬，電源允許的工作范圍更大。74系列：溫度0～70℃，電源電壓5V±5%;54系列:溫度-55～+125℃，電源電壓5V±10%。型號名稱主要功能74LS00四2輸入與非門

74LS02四2輸入或非門

74LS04六反相器

74LS05六反相器OC門74LS08四2輸入與門

74LS13雙4輸入與非門施密特觸發(fā)74LS308輸入與非門

74LS32四2輸入或門

74LS644-2-3-2輸入與或非門

74LS13313輸入與非門

74LS136四異或門OC輸出74LS365六總線驅(qū)動器同相、三態(tài)、公共控制74LS368六總線驅(qū)動器反相、三態(tài)、兩組控制

TTL集成門電路系列CMOS電路與TTL電路比較：（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負載的能力比TTL電路強。（3）CMOS電路的電源電壓允許范圍較大，約在

3～18V，抗干擾能力比TTL電路強。（4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個μW，中規(guī)模集成電路的功耗也不會超過100μW。（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時應(yīng)注意靜電屏蔽，焊接時電烙鐵應(yīng)接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。CMOS電路與TTL電路比較：多余輸入端的處理措施處理原則：不能影響輸入與輸出之間的邏輯關(guān)系。

數(shù)字集成電路中多余的輸入端在不改變邏輯關(guān)系的前提下可以并聯(lián)起來使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。TTL電路多余的輸入端懸空表示輸入為高電平；但CMOS電路，多余的輸入端不允許懸空，否則電路將不能正常工作。

對于TTL門，一般可將多余的輸入端通過上拉電阻（1~3K

）接電源正端；也可利用反相器將其輸入端接地;通過大電阻接地（邏輯1的處理）。直接把多余端接地（邏輯0的處理）。對于CMOS電路，對于輸入端可根據(jù)需要直接接地（邏輯0的處理）；或直接接VDD（邏輯1的處理）。

要實現(xiàn)Y=A，輸入端B應(yīng)如何連接？B=0時可實現(xiàn)Y=A，B端應(yīng)接低電平(接地）。要實現(xiàn)Y=A，輸入端B應(yīng)如何連接？

′B=1時可實現(xiàn)Y=A，B端應(yīng)接高電平（接電源）。′3.6其他類型的雙極型數(shù)字集成電路*（自學(xué)）DTL：輸入為二極管門電路，速度低，已經(jīng)不用HTL：電源電壓高，Vth高，抗干擾性好，已被CMOS替代ECL：非飽和邏輯，速度快，用于高速系統(tǒng)I2L：屬飽和邏輯，電路簡單，用于LSI（大規(guī)模集成電路）的內(nèi)部電路···3.7Bi－CMOS電路*（自學(xué)）3.8TTL電路與CMOS電路的接口*

由于現(xiàn)在大規(guī)模集成電路中，存在著TTL和CMOS兩種邏輯電路，故經(jīng)常會遇到兩種電路連接問題，即TTL和CMOS電路的接口問題。

對于圖3.8.1所示電路，無論何種門作為驅(qū)動門，都必須為負載門提供合乎標(biāo)準(zhǔn)的高、低電平和足夠的驅(qū)動電流。即要滿足下列各式：其中n和m分別為負載電流中IIH、和IIL的個數(shù)。一用TTL電路驅(qū)動CMOS電路1.用TTL電路驅(qū)動4000系列和74HC系列CMOS電路

表3.8.1所示為部分TTL電路系列和CMOS電路系列的參數(shù)3.8TTL電路與CMOS電路的接口*表3.8.1-0.1×10－3-0.1×10－3-0.4-1.6IIL(max)/mA0.10.12040IIH(max)/μA0.810.80.8VIL(max)/V23.522VIH(min)/V44816IOL(max)/mA-4-4-0.4-0.4IOH(max)/mA0.10.10.50.4VOL(max)/V4.44.42.72.4VOH(min)/VCMOS(74HCT系列)CMOS(74HC系列)TTL(74LS系列)TTL(74系列)

電路種類參數(shù)名稱由表中可以看出3.8TTL電路與CMOS電路的接口*表3.8.1-0.1×10－3-0.1×10－3-0.4-1.6IIL(max)/mA0.10.12040IIH(max)/μA0.810.80.8VIL(max)/V23.522VIH(min)/V44816IOL(max)/mA-4-4-0.4-0.4IOH(max)/mA0.10.10.50.4VOL(max)/V4.44.42.72.4VOH(min)/VCMOS(74HCT系列)CMOS(74HC系列)TTL(74LS系列)TTL(74系列)

電路種類參數(shù)名稱解決的方法：在TTL電路的輸出端與電源之間接入上拉電阻a.在CMOS電路電源電壓較低時，其電路可采取圖3.8.2所示電路,則其中IO為TTL電路輸出級T5管截止時的漏電流

由于IO和IIH都很小，只要RU不是足夠大，可以做到3.8TTL電路與CMOS電路的接口*b.在CMOS電路的電源電壓較高時

此時CMOS電路要求的VIH（min）比較高，超過TTL電路輸出端能承受的電壓，故應(yīng)采取TTL的集電極開路（OC門），其上拉電阻RU的計算與OC門的相同。2.用TTL電路驅(qū)動74HCT和74AHCT系列的CMOS門電路74HCT系列為高速CMOS電路，通過工藝和設(shè)計的改進，使得輸入高電平的值VIH（max）降至2V，故滿足上述驅(qū)動要求，不許外加任何元器件。3.8TTL電路與CMOS電路的接口*二用CMOS電路驅(qū)動TTL電路1.用74HC/74HCT系列CMOS電路驅(qū)動74系列TTL電路由表3.8.1可知，用74HC/74HCT系列CMOS電路驅(qū)動74系列TTL電路能滿足3.8TTL電路與CMOS電路的接口*表3.8.1-0.1×10－3-0.1×10－3-0.4-1.6IIL(max)/mA0.10.12040IIH(max)/μA0.810.80.8VIL(max)/V23.522VIH(min)/V44816IOL(max)/mA-4-4-0.4-0.4IOH(max)/mA0.10.10.50.4VOL(max)/V4.44.42.72.4VOH(min)/VCMOS(74HCT系列)CMOS(74HC系列)TTL(74LS系列)TTL(74系列)

電路種類參數(shù)名稱三、當(dāng)驅(qū)動門的電流不能滿足負載要求時：

如用4000系列的CMOS門驅(qū)動TTL門時，其輸出低電平最大電流（0.51mA）小于TTL門的最大輸入低電平電流（－1.6mA），即3.8TTL電路與CMOS電路的接口*可采取的