數(shù)字電子技術(shù)基礎(chǔ)與實訓(xùn) 課件 8TTL邏輯門電路_第1頁
數(shù)字電子技術(shù)基礎(chǔ)與實訓(xùn) 課件 8TTL邏輯門電路_第2頁
數(shù)字電子技術(shù)基礎(chǔ)與實訓(xùn) 課件 8TTL邏輯門電路_第3頁
數(shù)字電子技術(shù)基礎(chǔ)與實訓(xùn) 課件 8TTL邏輯門電路_第4頁
數(shù)字電子技術(shù)基礎(chǔ)與實訓(xùn) 課件 8TTL邏輯門電路_第5頁
已閱讀5頁，還剩13頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

TTL邏輯門電路主講：陸學(xué)斌數(shù)字電子技術(shù)各種各樣復(fù)雜的電路結(jié)構(gòu)是如何實現(xiàn)的？目

錄

1.TTL與非門

2.TTL非門3.TTL或非門4.TTL與或非門5.集成電路開路門6.三態(tài)門1.TTL與非門1.TTL與非門（1）輸入全為高電平3.6V時T2、T3飽和導(dǎo)通，VC2=1V。由于T3飽和導(dǎo)通，輸出電壓為：VO=VCES3≈0.3V。T4和二極管D都截止。實現(xiàn)了與非門的邏輯功能：輸入全為高電平時，輸出為低電平。1.TTL與非門（2）輸入有低電平0.3V時VB1=1V。T2、T3都截止。忽略流過RC2的電流，VB4≈VCC=5V。由于T4和D導(dǎo)通，所以：VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V）實現(xiàn)了與非門的邏輯功能：輸入有低電平時，輸出為高電平。1.TTL與非門TTL與非門提高工作速度的原理（1）采用多發(fā)射極三極管加快了存儲電荷的消散過程。1.TTL與非門TTL與非門提高工作速度的原理（2）采用了推拉式輸出級，輸出阻抗比較小，可迅速給負(fù)載電容充放電。2.TTL非門3.TTL或非門4.TTL與或非門5.集成電路開路門（OC門）在工程實踐中，有時需要將幾個門的輸出端并聯(lián)使用，以實現(xiàn)與邏輯，稱為線與。普通的TTL門電路不能進(jìn)行線與，因為一旦形成VCC至GND的通路，將產(chǎn)生短路電流，燒毀電路。5.集成電路開路門（OC門）集電極開路門可以進(jìn)行線與5.集成電路開路門（OC門）集電極開路門的應(yīng)用：（1）實現(xiàn)線與5.集成電路開路門（OC門）集電極開路門的應(yīng)用：（2）實現(xiàn)電平轉(zhuǎn)換。輸出高電平提升至10V。

5.集成電路開路門（OC門）集電極開路門的應(yīng)用：（3）用做驅(qū)動器。提供較大電流。

6.三態(tài)門三態(tài)輸出門結(jié)構(gòu)及工作原理。（1）當(dāng)EN=0時，G輸出為1，D1截止，相當(dāng)于一個正常的二輸入端與非門，此為正常工作狀態(tài)。（2）當(dāng)EN=1時，G輸出為0，T4、T3都截止。這時從輸出端L看進(jìn)去，呈現(xiàn)高阻，稱為高阻態(tài)，或禁止態(tài)。6.三態(tài)門三態(tài)門在計算機總線結(jié)構(gòu)中有著廣泛的應(yīng)用。

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論