計(jì)算機(jī)存儲(chǔ)器

第六章存儲(chǔ)器系統(tǒng)

洋拿要點(diǎn)

存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的重要組成部分，

用于存儲(chǔ)計(jì)算機(jī)工作所必需的數(shù)據(jù)和程序。

它分內(nèi)存儲(chǔ)器和外存儲(chǔ)器。

本章要求在了解半導(dǎo)體存儲(chǔ)器工作原理

的基礎(chǔ)上，著重掌握微機(jī)或微機(jī)應(yīng)用系統(tǒng)內(nèi)

存儲(chǔ)器的構(gòu)成及與CPU的連接方法。

一、半導(dǎo)體存儲(chǔ)器的分類

微機(jī)中內(nèi)部存儲(chǔ)器一般都使用

半導(dǎo)體存儲(chǔ)器，其特點(diǎn)是集成度高、

成本低、存儲(chǔ)速度快。半導(dǎo)體存儲(chǔ)

器的分類如下圖所示。

羋導(dǎo)體存儲(chǔ)器的分類

半靜態(tài)RAM(SRAM)

導(dǎo)

｛動(dòng)態(tài)RAM(DRAM)

體

r掩膜ROM

存可編程ROM(PROM)

儲(chǔ)J只讀存儲(chǔ)器(ROM)《紫外線光可擦除ROM

(EPROM)

器

電可擦除ROM

(￡2PROM)

二'存儲(chǔ)器的主要技術(shù)指標(biāo)

半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)包括

存儲(chǔ)容量、存取速度、可靠性、功耗、

工作溫度范圍和體積其中最重要的是

存儲(chǔ)容量和存取速度（存取速度用最大

存取時(shí)間來衡量）。

二、存儲(chǔ)器的主要技術(shù)指標(biāo)

(1)存儲(chǔ)容量。存儲(chǔ)容量是

存儲(chǔ)器的一個(gè)重要指標(biāo)。存儲(chǔ)容量

是指存儲(chǔ)器可以存儲(chǔ)的二進(jìn)制信息

量，即：

存儲(chǔ)容量=字?jǐn)?shù)X字長

二'存儲(chǔ)器的主要技術(shù)指標(biāo)

而微機(jī)中經(jīng)常用能存儲(chǔ)的字節(jié)

數(shù)來表示存儲(chǔ)容量，并以KB(1024

個(gè)字節(jié))作為容量的單位。如64KB

表示65536個(gè)字節(jié)。

二、存儲(chǔ)器的主要技術(shù)指標(biāo)

(2)存取速度(最大存取時(shí)間)o存儲(chǔ)

器的存取時(shí)間定義為存儲(chǔ)器從接收存儲(chǔ)單元

地址碼開始，到取出或存入數(shù)據(jù)為止所需的

時(shí)間，其上限值稱為最大存取時(shí)間。存取時(shí)

間的大小反映了存儲(chǔ)速度的快慢。存取時(shí)間

越小，則存取速度越快。超高速存儲(chǔ)器的最

大存取時(shí)間小于20ns,中速存儲(chǔ)器在100-

?200ns之間，低速存儲(chǔ)器在300ns以上。

三、存儲(chǔ)器芯片介紹

1.Intel2114SRAM

Intel2114是IKx4SRAM,單一

的+5V電源，所有的輸入端和輸出端都

與TTL電路兼容。它的電原理圖邏輯符

號(hào)見圖623。

三、存儲(chǔ)器芯片介紹

514

AOD0

613

AlDI

712

A2D2

411

A3D3

3

A4

2

A5

1

A6

17

A7

16

A8

15

A9

8

WE

10

CS

2114

圖6.2.3(a)電原理圖

三、存儲(chǔ)器芯片介紹

Ao~Ag地址輸入DO~D3數(shù)據(jù)輸入/輸出

WE寫允許Vcc電源

CS片選GND地

圖623(b)引腳符號(hào)功能

三、存儲(chǔ)器芯片介紹

2114SRAM芯片的地址輸入端10個(gè)

(A0-A9),在片內(nèi)可以尋址21o=lK個(gè)

存儲(chǔ)單元。4位共用的數(shù)據(jù)輸入/輸出端

(D0-D3)采用三態(tài)控制，即每個(gè)存儲(chǔ)

單元可存儲(chǔ)4位二進(jìn)制信息，故2114芯

片的容量為。

?IKx4謁件「

三、存儲(chǔ)器芯片介紹

2.Intel6264SRAM

Intel6264是8Kx8SRAM,單一

的+5V電源，所有的輸入端和輸出端都

與TTL電路兼容。它的電原理圖邏輯符

號(hào)如下圖所示。

，松4

4修"

三、存儲(chǔ)器芯片介紹

1011

AOD0

912

AlDI

813

A2D2

715

(a)A3D3

616

A4D4

517

A5D5

418

電A6D6

319

A7D7

25

A8

原24

A9

21

A10

23

理All

2

A】？6264

圖22

OE

27

WE

26

CS2

20

CS1

三、存儲(chǔ)器芯片介紹

三、存儲(chǔ)器芯片介紹

3.EPROM芯片

常見的EPROM芯片有Intel2716

(2Kx8)、2732(4Kx8)、2764

(8Kx8)、27128(16Kx8)、

27256、27512等?，F(xiàn)以2764為例加以

說明。.

■YT悔.

三、存儲(chǔ)器芯片介紹

1011

AOD0

912

AlDI

813

A2D2

715

2764A3D3

616

A4D4

517

A5D5

418

電A6D6

319

A7D7

25

A8

原24

A9

21

A10

23

理All

2

A】？2764

圖20

CE

22

27

PGM

1

VPP

三、存儲(chǔ)器芯片介紹

其中，氐為片選信號(hào)，礪為輸出允許

信號(hào),無面為編程脈沖輸入（50ms脈沖），

Vpp為編程電壓，A0~Ai2為13根地址線，

Do?D7為8位數(shù)據(jù)線。

《瑞洛￡

三、存儲(chǔ)器芯片介紹

正常工作（只讀）時(shí)，Vpp=Vcc=+5V,

PGM=+5Vo

編程時(shí)，Vpp=+25V（高壓）,PGM端

加入寬度為50ms的負(fù)脈沖。

q.CPU與存儲(chǔ)器的連接

例L在8088最大方式系統(tǒng)總線上

擴(kuò)充設(shè)計(jì)4K字節(jié)的SRAM存儲(chǔ)器電路。

SRAM芯片選用Intel2114,起始地址從

00000H開始。試畫出此存儲(chǔ)器電路與

系統(tǒng)總線的連接圖。

ZCPU與存儲(chǔ)器的連接

①確定總線及總線信號(hào)

8o88

CPU

最

大A15-A0

方

式

系MEMW

統(tǒng)MEMR

總TOW

線

TOR

ZCPU與存儲(chǔ)器的連接

②確定存儲(chǔ)器芯片數(shù)

x由于計(jì)算機(jī)中的存儲(chǔ)器是按字節(jié)組織的,

所以無論用哪種存儲(chǔ)器芯片，必須保證每個(gè)

存儲(chǔ)地址單元能夠存放8位二進(jìn)制信息。因

此，用4位存儲(chǔ)器芯片組成8位存儲(chǔ)器模塊時(shí),

可以用位并聯(lián)的方法，即兩片2114并聯(lián)組成

JKx8位模塊。

ZCPU與存儲(chǔ)器的連接

X通過并聯(lián)每個(gè)地址單元位數(shù)擴(kuò)充成8位

（字節(jié)）后，再通過題目要設(shè)計(jì)的總?cè)萘窟M(jìn)

行容量的擴(kuò)充。因?yàn)閮善?114并聯(lián)組成了1K

x8位模決，所以4個(gè)這樣的模塊可組成4K

x8位（4KB）的存儲(chǔ)器電路。

所以共需4x2=8片2114芯片。

ZCPU與存儲(chǔ)器的連接

③地址分析

與2144芯片的Ag~A。

片外尋址

A18為17A16A

0000000!00!0...0

00000000

高位不變地址部分，去參加譯

碼，作2114的瓦片選信號(hào)。

ZCPU與存儲(chǔ)器的連接

③地址分析

與2144芯片的Ag~A。

00000000!01!0...0

00000000

高位不變地址部分，去參加譯

碼，作2114的瓦片選信號(hào)。

ZCPU與存儲(chǔ)器的連接

③地址分析

與2144芯片的Ag~A。

片外尋址

A18為17A16A

0000000；10；0...0

00000000

高位不變地址部分，去參加譯

碼，作2114的瓦片選信號(hào)。

ZCPU與存儲(chǔ)器的連接

③地址分析

與2144芯片的Ag~A。

片外尋址

A18為17A16A

0000000；11；0.0

00000000

高位不變地址部分，去參加譯

碼，作2114的瓦片選信號(hào)。

④電路連接

A0^A9WE

由IKx4SRAM構(gòu)成的4Kx8存儲(chǔ)器模塊

⑤存儲(chǔ)器地址譯碼電路設(shè)計(jì)4KB

ZCPU與存儲(chǔ)器的連接

X74LS1383-8線譯碼器芯片介紹

1AY0

2BY1

3CY2

Y3

Y4

4G2AY5

O

5G2BY6

O

6G1Y,7

74LS138

原理圖

使^獺入輸入

CBAYO~Y7輸出

G1G2AG2B

74LS138

100000Y0=0,其余為1

譯100001Y1=O,其余為1

碼100010Y2=0,其

100011Y3=0,其

器

100100Y4=0,其勒1

功100101Y5=0,其余為1

能100110Y6=0,其

100111Y7=0,其余為1

表

0XXXXX鈉為1

X1XXXX全部為1

XX1XXX全部為1

ZCPU與存儲(chǔ)器的連接

上題存儲(chǔ)器地址譯碼電路設(shè)計(jì)也可以用74LS138實(shí)現(xiàn)。

■A10

ZCPU與存儲(chǔ)器的連接

片外尋址］一

412A：A]

A”AAAA9^A0

181716A15A14A13

00000000000...0

a

0000000!000!1...1

參加了譯碼，這種譯碼方法稱為全

地址譯碼方法。

ZCPU與存儲(chǔ)器的連接

X全地址譯碼方法優(yōu)缺點(diǎn)

優(yōu)點(diǎn)：分配給每個(gè)存儲(chǔ)器單元的地址是

唯一的，節(jié)約了存儲(chǔ)器空間。

缺點(diǎn)：參加譯碼的地址線多，電路復(fù)雜,

浪費(fèi)硬件。

如上例中A19不參加譯碼

A18

模塊1,

00000H^003FFH

80000H~803FFH

模塊2r

00400H-007FFH

80400H~807FFH

模塊3r

00800H-00BFFH

80800H?80BFFH

模塊4?

OOCOOH^OOFFFH

80co0H~80FFFH

q.CPU與存儲(chǔ)器的連接

X部分地址譯碼方法優(yōu)缺點(diǎn)

優(yōu)點(diǎn)：譯碼電路簡單，節(jié)約了硬件。

缺點(diǎn)：地址有重疊區(qū)，浪費(fèi)存儲(chǔ)空間。

???若有n根地址線未參加譯碼，則

有2n個(gè)地址重疊區(qū)。

ZCPU與存儲(chǔ)器的連接

例2.在8088系統(tǒng)總線上擴(kuò)充設(shè)

計(jì)8K字節(jié)的SRAM存儲(chǔ)器電路。

SRAM芯片選用Intel6264,起始地

址從04000H開始，譯碼電路采用

74LS138o

ZCPU與存儲(chǔ)器的連接

L計(jì)算此RAM存儲(chǔ)區(qū)的最高地址為

多少？

2.畫出此存儲(chǔ)器電路與系統(tǒng)總線的

連接圖。

3.編寫程序?qū)崿F(xiàn)對(duì)此存儲(chǔ)器區(qū)域進(jìn)

行自檢。

ZCPU與存儲(chǔ)器的連接

①求存儲(chǔ)區(qū)的最高地址

因?yàn)镮ntel6264存儲(chǔ)容量為8K乂8

（字節(jié)），所以設(shè)計(jì)此存儲(chǔ)電路共需1

片6264芯片。因此最高地址為：

04000H+02000H-1=05FFFH

ZCPU與存儲(chǔ)器的連接

②電路設(shè)計(jì)

確定總線及總線信號(hào)

X8088

CP

最

大A15-A0

方

式

系MEMW

統(tǒng)MEMR

總TOW

線TOR

ZCPU與存儲(chǔ)器的連接

X電路連接

8

c08

3PU

最

大A。D°

方??

式

系A(chǔ)12D7

統(tǒng)

MEMW

總WE

MEMR

線OE

片選信號(hào).CS1CS2

ZCPU與存儲(chǔ)器的連接

地址分析

與6264芯片的An-AO

夕卜尋址相連，作片內(nèi)尋址

A14A13

A"A18A*AnAK42AuA10A9-*A0

00000100000.0

a

0000010!

高位不變地址部分，去參加譯

碼，作6264的南片選信號(hào)。

CPU與存儲(chǔ)器的連接

X譯碼電路設(shè)計(jì)

WZ1CPU與存儲(chǔ)器的連接

③存儲(chǔ)器自檢程序

MOVAX,0400H

MOVDS,AX

MOVBX,0000H

MOVCX,8*1024

MOVII

NEXT1MOV||x],

CMP[BX],AL

JNZERROR

INCBX

LOOPNEXT1

ZCPU與存儲(chǔ)器的連接

1'-^^MOVBX,000"

一)VAL,0AAH

NEXT2:MOV[BX],AL

](MP國],AL

JNZERROR

INCBX

LOOPNEXT2

ERROR:

ZCPU與存儲(chǔ)器的連接

例3.在8086最小方式系統(tǒng)總線

上擴(kuò)充設(shè)計(jì)16K字節(jié)的SRAM存儲(chǔ)

器電路。SRAM芯片選用Intel6264,

起始地址從04000H開始，譯碼電路

采用74LS138。

ZCPU與存儲(chǔ)器的連接

L計(jì)算此RAM存儲(chǔ)區(qū)的最高地址為

多少？

2.畫出此存儲(chǔ)器電路與系統(tǒng)總線的

連接圖。

ZCPU與存儲(chǔ)器的連接

①求存儲(chǔ)區(qū)的最高地址

因?yàn)镮ntel6264存儲(chǔ)容量為8K又8（字節(jié)），所

以設(shè)計(jì)此存儲(chǔ)電路共需2片6264芯片。其中，1片作

奇地址存儲(chǔ)器，另1片作偶地址存儲(chǔ)器，因此最高

地址為：

04000H+04000H-l=07FFFH

CPU與存儲(chǔ)器的連接

D15-D8

②電路設(shè)計(jì)

X確8o86

A19-A16

定

A15—A0

:p最u

總

小BHE

線

方

及M/W

式

總

系WR

線

統(tǒng)RD

總

信NMI

線

號(hào)

INTR

INTA

ZCPU與存儲(chǔ)器的連接

電路連接

X口8~功5

D（）?D7

8A。DOD-D

??O7

c08??

CPU

最A(yù)】？D7

小WE

WE

方麗

OE

式偶片選信號(hào)

系CS1CS2

M/IO.

統(tǒng)A。D°

??

總??

線A。、A12D7

BHE.WE

OE

奇片選信號(hào)4-+5V

CSXCS2

ZCPU與存儲(chǔ)器的連接

地址分析

與6264芯片的A12~AO

夕卜尋址相連，作片內(nèi)尋址

l

A19A18A*AnAKA14i3A12AUA10Ag~A]

00000100000.0

a

000001!

高位不變地址部分，去參加譯

碼，作6264的南片選信號(hào)。

CPU與存儲(chǔ)器的連接

x/碼電路設(shè)計(jì)

ZCPU與存儲(chǔ)器的連接

例4.在8088最大方式系統(tǒng)總線

上擴(kuò)充設(shè)計(jì)8K字節(jié)的ROM存儲(chǔ)器

電路。ROM芯片選用Intel2764,

起始地址從FE000H開始，譯碼電

路采用74LS138。

ZCPU與存儲(chǔ)器的連接

L計(jì)算此ROM存儲(chǔ)區(qū)的最高地址為

多少？

2.畫出此存儲(chǔ)器電路與系統(tǒng)總線的

連接圖。

ZCPU與存儲(chǔ)器的連接

①求存儲(chǔ)區(qū)的最高地址

因?yàn)镮ntel2764存儲(chǔ)容量為8K又8（字節(jié)），所

以設(shè)計(jì)此存儲(chǔ)電路共需1片2764芯片。因此最高地

址為：

FE000H+02000H-l=FFFFFH

ZCPU與存儲(chǔ)器的連接

②電路設(shè)計(jì)

X