數(shù)字電子技術(shù)及應(yīng)用全套課件

空白演示在此輸入您的封面副標(biāo)題第1

章數(shù)字邏輯基礎(chǔ)

數(shù)字信號和邏輯電平數(shù)字電路中的數(shù)制和碼制邏輯運算數(shù)字集成電路邏輯函數(shù)的簡化數(shù)字電路的調(diào)試本章小結(jié)1.1數(shù)字信號和邏輯電平主要要求：

熟悉邏輯電平、數(shù)字信號的概念。了解脈沖波形的主要參數(shù)。模擬電路電子電路分類數(shù)字電路

傳遞、處理模擬信號的電子電路

傳遞、處理數(shù)字信號的電子電路1.1.1數(shù)字信號的特點和邏輯電平一、數(shù)字信號的特點數(shù)字信號時間上和幅度上都是離散的、突變的信號

模擬信號時間上和幅度上都是連續(xù)變化的信號一、數(shù)字信號的特點1.1.1數(shù)字信號的特點和邏輯電平一、數(shù)字信號的特點數(shù)字電路的特點輸出信號與輸入信號之間的對應(yīng)邏輯關(guān)系邏輯代數(shù)只有高電平和低電平兩個取值導(dǎo)通(開)、截止(關(guān))便于高度集成化、工作可靠性高、抗干擾能力強和保密性好等研究對象分析工具信號電子器件工作狀態(tài)主要優(yōu)點1.1.1數(shù)字信號的特點和邏輯電平二、邏輯電平

在數(shù)字系統(tǒng)中，采用的是二進制數(shù)，它只有0和1兩個數(shù)碼，可以進行數(shù)值運算。正邏輯體制負邏輯體制規(guī)定高電平為邏輯1、低電平為邏輯0

規(guī)定低電平為邏輯1、高電平為邏輯0

通常未加說明，則為正邏輯體制邏輯體制1.1.1數(shù)字信號的特點和邏輯電平二、邏輯電平L(低電平)00–1.5VH(高電平)13.5-5V邏輯電平二值邏輯值電壓范圍CMOS電路電壓范圍與邏輯電平的關(guān)系L(低電平)00–0.8VH(高電平)12.7–3.5V邏輯電平二值邏輯值電壓范圍TTL電路電壓范圍與邏輯電平的關(guān)系

在數(shù)字集成電路中，無論是CMOS數(shù)字集成電路，還是TTL數(shù)字集成電路，它們的高電平（H）和低電平（L）不是一個固定的數(shù)值，而是允許有一定的變化范圍。1.1.1數(shù)字信號的特點和邏輯電平1.1.2時序波形和數(shù)字波形一、時序波形

又稱為時鐘波形，用CP

表示，為周期性數(shù)字波形。脈沖周期T：脈沖頻率f

：脈沖寬度tw

：占空比q

：脈沖幅度Um：相鄰兩個脈沖之間的時間間隔。單位為秒、毫秒、微秒、納秒。每秒時間內(nèi)重復(fù)出現(xiàn)的脈沖個數(shù)f=1/T單位為赫茲、千赫茲、兆赫茲。單個脈沖的持續(xù)時間。單位與周期相同。脈沖寬度tw

與脈沖周期T的比值q=tw/T脈沖電壓變化的最大值。單位為伏、毫伏。tw

TUmu(CP)0t二、數(shù)字波形

非周期性波形01101000101101001t數(shù)字波形時鐘脈沖

CP11010010t當(dāng)數(shù)字波形與時鐘波形同步時，數(shù)字波形的變化與時鐘波形的變化是同時的。在時鐘波形到來時，數(shù)字波形不一定變化，但數(shù)字波形的變化一定發(fā)生在時鐘波形發(fā)生變化的時刻。1.1.2時序波形和數(shù)字波形二、數(shù)字波形［例］如圖，試求：(1)計算出時鐘波形（時序波形）的周期、頻率和占空比(2)寫出數(shù)字波形的數(shù)據(jù)序列。5/Vt/ms1234

567

89

10

1112

1314

1516

17t/ms解:(1)求時鐘波形（時序波形）的周期、頻率、占空比和電壓幅值。周期(T)：由時鐘波形的橫坐標(biāo)可得T=2ms

頻率(f)：頻率是周期的倒數(shù)f=1/T=1/2ms=500Hz1.1.2時序波形和數(shù)字波形二、數(shù)字波形［例］如圖，試求：(1)計算出時鐘波形（時序波形）的周期、頻率和占空比(2)寫出數(shù)字波形的數(shù)據(jù)序列。5/Vt/ms1234

567

89

10

1112

1314

1516

17t/ms解:(1)求時鐘波形（時序波形）的周期、頻率、占空比和電壓幅值。占空比(q)：占空比為脈沖寬度和周期的比值，由圖可知tw=1ms,

因此得q=tw/T=1ms/2ms=0.5=50%1.1.2時序波形和數(shù)字波形二、數(shù)字波形［例］如圖，試求：(1)計算出時鐘波形（時序波形）的周期、頻率和占空比(2)寫出數(shù)字波形的數(shù)據(jù)序列。5/Vt/ms1234

567

89

10

1112

1314

1516

17t/ms解:(1)求時鐘波形（時序波形）的周期、頻率、占空比和電壓幅值。電壓幅值(Um)：電壓幅值為脈沖電壓波形變化的最大值，由縱坐標(biāo)可得：Um=5V1.1.2時序波形和數(shù)字波形二、數(shù)字波形［例］如圖，試求：(1)計算出時鐘波形（時序波形）的周期、頻率和占空比(2)寫出數(shù)字波形的數(shù)據(jù)序列。5/Vt/ms1234

567

89

10

1112

1314

1516

17t/ms解:(2)求數(shù)字波形的數(shù)據(jù)序列。由數(shù)字波形圖可得數(shù)據(jù)序列為1011000101.1.2時序波形和數(shù)字波形UmtrtfTtw

脈沖幅度Um：脈沖上升時間tr：脈沖下降時間tf：脈沖寬度tw

：脈沖周期T

：脈沖頻率f

：占空比q

：脈沖電壓變化的最大值

脈沖波形從

0.1Um上升到

0.9Um所需的時間脈沖上升沿

0.5Um到下降沿

0.5Um所需的時間脈沖波形從

0.9Um下降到

0.1Um所需的時間周期脈沖中相鄰兩個波形重復(fù)出現(xiàn)所需的時間1秒內(nèi)脈沖出現(xiàn)的次數(shù)f=1/T

脈沖寬度

tw與脈沖周期

T的比值

q=tw/T

知識拓展脈沖波形的主要參數(shù)1.2數(shù)字電路中的數(shù)制和碼制主要要求：

理解二進制數(shù)與十進制數(shù)、十六進制數(shù)之間的相互轉(zhuǎn)換方法。理解

BCD碼的含義，理解

8421BCD碼，了解其他常用

BCD碼。

一、十進制(Decimal)

(xxx)10或

(xxx)D

例如(385.64)10

或(385.64)D

數(shù)碼：0、1、2、3、4、5、6、7、8、91×1011×100

5×10-1

1×10-2權(quán)權(quán)權(quán)

權(quán)

數(shù)碼所處位置不同時，所代表的數(shù)值不同

(11.51)10

計數(shù)規(guī)則：逢十進一10i

稱為十進制數(shù)i位的位權(quán)10稱為基數(shù)

0~9

十個數(shù)碼稱為數(shù)碼十進制數(shù)可表示為各位數(shù)按權(quán)展開后相加的按權(quán)展開式

(3176.54)10=3×103+1×102+7×101

+5×100+5×10-1+4×10-21.2.1數(shù)制

計數(shù)進位制的簡稱

例如0+1=1

1+1=10

11+1=100

二、二進制(Binary)

(xxx)2或

(xxx)B

例如(1011.11)2或(1011.11)B

數(shù)碼：0、1

計數(shù)規(guī)則：逢二進一位權(quán)：2i

基數(shù)：2按位權(quán)展開式表示

(1011.11)2=1×23+0×22+1×21+1×20+1×2-1+

1×2-2

將按權(quán)展開后按照十進制規(guī)律相加，即得對應(yīng)十進制數(shù)。(1011.11)2=1×23+0×22+1×21+1×20+1×2-1+1×2-2=8+0+2+1+0.5+0.25

(1011.11)2=(11.75)10

=11.75

三、十六進制(Hexadecimal)

(xxx)16或

(xxx)H

例如(5EC.D4)16或(5EC.D4)H

數(shù)碼：0、1、2、3、4、5、6、7、8、9、

A(10)、B(11)、C(12)、D(13)、E(14)、F(15)計數(shù)規(guī)則：逢十六進一位權(quán)：16i

基數(shù)：16按位權(quán)展開式表示

(3BE.C4)16=3×162+11×161+14×160+12×16-1+4×16-2

將按權(quán)展開后按照十進制規(guī)律相加，即得對應(yīng)十進制數(shù)。=728+176+14+0.75+0.015625(3BE.C4)16=(958.765625)10

=958.765625(3BE.C4)16=3×162+11×161+14×160+12×16-1+4×16-21.648

10.824

0

整數(shù)1.412

1

一、十進制轉(zhuǎn)換為二進制［例］將十進制數(shù)

(107.706)10轉(zhuǎn)換成二進制數(shù)，要求誤差<2-4。

107

26

1

13

06

10

12(107)10=(1101011)2

×2×21.296

1.70622220.706×2一直除到商為

0為止

余數(shù)53

1方法：整數(shù)部分采用“除基取余法”

小數(shù)部分采用“乘基取整法”讀數(shù)順序讀數(shù)順序

.101123

01

12×21.2.2不同數(shù)制間的轉(zhuǎn)換10110111111.111011011110

11方法：整數(shù)部分從低位開始，每4位二進制數(shù)為一組，最后一組不足4位時，則在高位加0補足4位；小數(shù)部分從高位開始，每4位二進制數(shù)為一組，最后一組不足4位時，則在低位加0補足4位。再按順序?qū)懗龈鹘M對應(yīng)的十六進制數(shù)。

一位十六進制數(shù)對應(yīng)4位二進制數(shù)，因此二進制數(shù)4位為一組。1.二進制數(shù)轉(zhuǎn)換為十六進制數(shù)(10110111110.100111)2=(5BF.EC)16

補0［例］(10110111111.1110110)2=(?)16

。00

5BFEC補010110111110

二、二進制與十六進制數(shù)之間的相互轉(zhuǎn)換方法：將每位十六進制數(shù)用4位二進制數(shù)來代替，然后再按原來的順序排列寫出就可得到相應(yīng)的二進制數(shù)。

一位十六進制數(shù)對應(yīng)4位二進制數(shù)，因此二進制數(shù)4位為一組。2.十六進制數(shù)轉(zhuǎn)換為二進制數(shù)［例］(3DC.7E)16=(?)2

。

二、二進制與十六進制數(shù)之間的相互轉(zhuǎn)換(3DC.7E)16=(1111011100.0111111)2

3DC.

7E11000011111001111101將一定位數(shù)的二進制數(shù)按一定規(guī)則排列起來表示某種特定含義的對象，這些數(shù)碼稱為二進制代碼。

在進行編碼時，可根據(jù)不同情況編寫需要的代碼。為便于識別，編寫代碼都有一定的規(guī)則，這些規(guī)則叫做碼制。

1.2.3碼制

常用二進制代碼自然二進制碼二-

十進制碼格雷碼奇偶檢驗碼

ASCII碼

(美國信息交換標(biāo)準(zhǔn)代碼)

常用的二-十進制

BCD碼有：1.8421BCD碼2.5421BCD碼和2421BCD碼3.余3BCD碼4.

格雷碼

二-十進制代碼

用4位二進制表示1

位十進制數(shù)

0~

9十個狀態(tài)的方法(又稱BCD碼

，

即

BinaryCodedDecimal)

4位二進制碼有16種不同的組合，取出其中10種組合來表示0~

9十個數(shù)有多種編碼方案，所以BCD碼也有多種方案。恒權(quán)碼,取4位自然二進制數(shù)的前10種組合。從高位到低位的權(quán)值分別為8、4、2、1。

無權(quán)碼，比8421BCD碼多余3(0011)。恒權(quán)碼,從高位到低位的權(quán)值分別為5、4、2、1和2、4、2、1。無權(quán)碼，在相鄰兩組代碼之間只有1位不同，其余各位都相同，且0(0000)和最大值9(1000)之間也只有一位代碼不同。常用二-

十進制代碼表9876543210

十進制數(shù)余3碼2421(B)2421(A)5421碼8421

碼無權(quán)碼

有權(quán)碼

格雷碼100110000111011001010100001100100001000011111111110011101110101111010111101011000110100110110101100001000100010000110011001100100010001000010001000100000000000011001011101010011000011101100101010000111000110001000101011101100010001100010000比8421BCD碼多余3取4位自然二進制數(shù)的前10種組合，去掉后6種組合1010~1111。權(quán)為

8、4、2、1(753)10=()5421BCD

(753)10

=()8421BCD

30011

用BCD碼表示十進制數(shù)舉例：

(753)10=

()余3BCD

注意區(qū)別BCD碼與數(shù)制：(150)10=(000101010000)8421BCD

=(10010110)2=(226)8=(96)16

50101

70111

710105100030011710105100030110方法：用BCD碼表示十進制數(shù)時，只要將每一位十進制數(shù)分別用相應(yīng)的BCD碼取代即可。［例］將十進制數(shù)(847.65)10

分別轉(zhuǎn)換為8421BCD碼、5421BCD碼和余3BCD碼。(8

4

7.6

5)16=(1000

0100

0111.

0110

0101

)8421BCD=(1011

0100

1010.1001

1000

)5421BCD

=(1011

0111

1010.1001

1000)余3BCD

方法：以小數(shù)點為起點向左、向右各以4為二進制數(shù)為一組，并寫出每組代碼代表的十進制數(shù)，再按原順序排列即可。［例］將(10010110.01110100)8421BCD和(11000111.10011011)余3BCD

轉(zhuǎn)換為十進制數(shù)

。=(96.74)10

(

10010110.01110100

)8421BCD7946=(94.68)10

(

11000111.1011

1011

)余3BCD69841.3邏輯運算主要要求：

掌握CMOS和TTL常用門電路的邏輯表達式、邏輯功能和邏輯符號。熟悉集電極開路與非門和三態(tài)輸出門的邏輯功能和應(yīng)用。1.3.1基本邏輯運算和基本邏輯門一、與運算和與門

決定某一事件的所有條件都具備時，該事件才發(fā)生。111YAB000001010邏輯表達式Y(jié)=A·B

或Y=AB

與門

(ANDgate)入有0

出0入全1出1滅斷斷亮合合滅斷合滅合斷燈

Y開關(guān)

B開關(guān)

A開關(guān)

A、B都閉合時，燈

Y才亮。

一、與運算和與門

為便于記憶，與門的邏輯功能可歸納為：輸入全1，輸出為1；輸入有0，輸出為0。與門任一個輸入端都可作使能(控制)端。如與門一個輸入端作使能端，其他輸入端輸入信號時，則當(dāng)使能端為低電平0時，與門關(guān)閉，輸入信號不能通過與門傳輸?shù)捷敵龆?，輸出為低電?；當(dāng)使能端為高電平1時，與門打開，輸入信號通過與門傳輸?shù)捷敵龆恕Ｒ虼?，與門可作為一個控制門來使用。1.3.1基本邏輯運算和基本邏輯門

當(dāng)與門為多個輸入端A、B、C、…

時，則輸出Y

的邏輯表達式為Y=A·B·C·

…功能點評一、與運算和與門

［例］如圖所示為A、B端輸入的電壓波形，試畫出與門輸出Y的電壓波形。ABY1.3.1基本邏輯運算和基本邏輯門二、或運算和或門

決定某一事件的諸條件中，只要有一個或一個以上具備時，該事件就發(fā)生。入有1

出1入全0

出0

000111YA

B101110邏輯表達式Y(jié)=A+B

或門

(ORgate)≥1

開關(guān)A或B閉合或兩者都閉合時，燈Y才亮。滅斷斷亮合合亮斷合亮合斷燈

Y開關(guān)

B開關(guān)

A二、

或運算和或門

為便于記憶，或門的邏輯功能可歸納為：輸入有1，輸出為1；輸入全0，輸出為0。和與門一樣，或門也可作為一個控制門來使用，但使能信號和與門相反。當(dāng)使能端輸入為高電平1時，或門關(guān)閉，其他輸入端輸入的信號不能通過或門傳輸?shù)捷敵龆?，輸出為高電?；當(dāng)使能端輸入為低電平0時，或門打開，其他輸入端輸入的信號通過或門傳輸?shù)捷敵龆恕?/p>

當(dāng)或門為多個輸入端A、B、C、…

時，則輸出Y

的邏輯表達式為Y=A+B+C+

…功能點評［例］如圖所示為A、B端輸入的電壓波形，試畫出或門輸出Y的電壓波形。ABY二、

或運算和或門

三、非運算和非門決定某一事件的條件滿足時，事件不發(fā)生；反之事件發(fā)生。

開關(guān)閉合時燈滅，開關(guān)斷開時燈亮。

0110YA邏輯表達式

Y=A

1

非門(NOTgate)

又稱“反相器”

入0

出

1入1

出0

三、

非運算和非門

為便于記憶，非門的邏輯功能可歸納為：輸入0，輸出為1；輸入1，輸出為0。非門輸出的電平穩(wěn)定，帶負載的能力強，常用作緩沖門。功能點評［例］如圖所示為A端輸入的電壓波形，試畫出非門輸出Y的電壓波形。AY三、

非運算和非門

1.3.2常用復(fù)合邏輯運算和復(fù)合邏輯門一、與非運算和與非門

(NAND)

與非運算為與運算和非運算的組合。它為多個輸入變量先進行與運算再進行非運算，輸出邏輯表達式為Y=A·B入有

0

出1入全

1

出

0000111A·BA

B00101010Y=A·B11輸入輸出一、與非運算和與非門

(NAND)1.3.2常用復(fù)合邏輯運算和復(fù)合邏輯門

與非門的功能和與門相反，輸入全1，輸出為0；輸入有0，輸出為1。和與門一樣，與非門也可用作控制門。當(dāng)輸入使能信號為低電平0時，與非門關(guān)閉，其他輸入端輸入的信號不能通過與非門，輸出為高電平1；當(dāng)輸入使能信號為高電平1時，與非門打開，其他輸入端輸入的信號反相傳輸?shù)捷敵龆恕?/p>

當(dāng)與非門為多個輸入端A、B、C、…時，則輸出Y的邏輯表達式為Y=A·B·C·

…功能點評［例］如圖所示為A、B端輸入的電壓波形，試畫出與非門輸出Y的電壓波形。ABY一、與非運算和與非門

(NAND)1.3.2常用復(fù)合邏輯運算和復(fù)合邏輯門二、或非運算和或非門

(NOR)

或非運算為或運算和非運算的組合。它為多個輸入變量先進行或運算再進行非運算，輸出邏輯表達式為Y=A

+

B1.3.2常用復(fù)合邏輯運算和復(fù)合邏輯門入有

1

出0入全

0

出

1000111A+BA

B10111010Y=A+B00輸入輸出二、或非運算和或非門

(NOR)1.3.2常用復(fù)合邏輯運算和復(fù)合邏輯門

或非門的功能和或門相反，輸入有1，輸出為0；輸入全0，輸出為1?；蚍情T也可作控制門。它的使能信號和或門相同，但開通時，輸出的信號和輸入的反相。

當(dāng)或非門為多個輸入端A、B、C、…時，則輸出Y的邏輯表達式為Y=A+B+C+…功能點評三、門電路應(yīng)用舉例1.用與非門構(gòu)成與門和非門1.3.2常用復(fù)合邏輯運算和復(fù)合邏輯門

用與非門構(gòu)成與門和非門三、門電路應(yīng)用舉例2.用或非門構(gòu)成或門和非門1.3.2常用復(fù)合邏輯運算和復(fù)合邏輯門

用或非門構(gòu)成或門和非門三、門電路應(yīng)用舉例3.簡易邏輯狀態(tài)測試筆1.3.2常用復(fù)合邏輯運算和復(fù)合邏輯門

當(dāng)測試探針測得的為高電平1時，G1輸出低電平0，G2輸出高電平1，紅色發(fā)光二極管LED1發(fā)光，而G3輸出低電平0，綠色發(fā)光二極管LED2不亮。三、門電路應(yīng)用舉例3.簡易邏輯狀態(tài)測試筆1.3.2常用復(fù)合邏輯運算和復(fù)合邏輯門

當(dāng)測試探針測得的為低電平0時，G2輸出低電平0，紅色發(fā)光二極管LED1熄滅，這時G3輸出高電平1，綠色發(fā)光二極管LED2發(fā)光。當(dāng)輸入A、B、C中有低電平0時，輸出Y為高電平1；

當(dāng)輸入A、B、C全為高電平1

時，輸出Y為低電平0；因此，OC門具有與非功能。Y=ABC

集電極開路與非門邏輯符號開路輸出符號

工作時需在輸出端Y與電源VCC之間外接一個負載電阻RL。

一、集電極開路與非門1.3.3集電極開路與非門和三態(tài)輸出門

簡稱OC門集電極開路與非門應(yīng)用舉例

(1)

實現(xiàn)線與兩個或多個OC門的輸出端直接相連，相當(dāng)于將這些輸出信號相與，稱為線與。

Y只有OC門才能實現(xiàn)線與。普通TTL門輸出端不能并聯(lián)，否則可能損壞器件。注意線與符號Y1=AB，Y2=CD，

Y=Y1·Y2=AB·CD

只有Y1、Y2都為高電平1時，輸出Y才為高電平1；Y1和Y2中有低電平時，輸出Y為低電平0；因此Y與Y1、Y2

之間具有與功能。(2)驅(qū)動顯示器

只有在A、B均為高電平，使輸出端為低電平時，LED才導(dǎo)通發(fā)光；否則LED中無電流流通，不發(fā)光。

二、三態(tài)輸出門三態(tài)的輸出門不但輸出低電平、高電平兩個狀態(tài)，而且還可輸出第三個狀態(tài)—高阻態(tài)。對于低電平有效的三態(tài)輸出與非門，當(dāng)輸入EN=0時，三態(tài)與非門工作，輸出Y=AB；當(dāng)EN=1時，輸出Y為高阻態(tài)，處于懸浮狀態(tài)，三態(tài)門輸出與后面的電路斷開。三態(tài)輸出與非門邏輯符號EN表示低電平有效三態(tài)輸出符號使能符號EN即Enable功能表Z0AB1YEN使能端的兩種控制方式使能端低電平有效使能端高電平有效功能表Z1AB0YENEN三態(tài)輸出門應(yīng)用舉例

當(dāng)EN1、EN2、EN3輪流為高電平1，且任何時刻只能有一個三態(tài)輸出門工作時，則輸入信號A1B1、A2B2、A3B3輪流以與非關(guān)系將信號送到總線上，而其它三態(tài)輸出門由于EN=0而處于高阻狀態(tài)，與總線斷開?？偩€(1)用三態(tài)輸出門構(gòu)成單向總線(2)

用三態(tài)輸出門構(gòu)成雙向總線D1D0/D1D0

當(dāng)EN=1時，G2輸出呈高阻態(tài)，G1工作，輸入數(shù)據(jù)D0經(jīng)G1反相為D0后送到總線上；當(dāng)EN=0時，G1輸出呈高阻態(tài)，G2工作，總線上的數(shù)據(jù)D1經(jīng)G2反相后輸出D1。

因此，通過EN的不同取值可控制數(shù)據(jù)的雙向傳輸。三態(tài)輸出門應(yīng)用舉例

［例］真值表如圖所示，試寫出輸出Y的邏輯表達式。一、真值表轉(zhuǎn)換成邏輯表達式1.3.4邏輯函數(shù)不同表示方法之間的相互轉(zhuǎn)換00101110YBA011000輸出入輸(1)將真值表中Y為1對應(yīng)變量組合寫成與項，變量取值中的1代以原變量，變量取值中的0的代以反變量，則得到變量的與組合。解：A·BA·B(2)將所有Y為1對應(yīng)與組合進行邏輯加，便得到Y(jié)

的輸出邏輯表達式為Y=A·B+A·B

二、邏輯表達式轉(zhuǎn)換成真值表根據(jù)給出邏輯表達式的變量數(shù)，將輸入變量各種取值組合代入邏輯表達式中計算出邏輯函數(shù)值，并一一對應(yīng)列出真值表。00101110YBA010000輸出入輸Y=A·B+A·B2個輸入變量有

22

=4種取值組合。00000111011101111111011110110011110101011001000111100110101000101100010010000000YDCBA輸出變量輸入變量4個輸入變量有

24

=16種取值組合。三、邏輯電路轉(zhuǎn)換成邏輯表達式［例］邏輯電路如圖所示，試寫出其輸出邏輯表達式。解：(1)根據(jù)信號流向逐級寫出各個門電路的輸出邏輯表達式。(2)寫出邏輯電路輸出Y的邏輯表達式。Y1=AY2=BY3=Y1B=ABY4=AY2=ABY

=Y3+Y4=AB+AB=AB三、邏輯電路轉(zhuǎn)換成邏輯表達式［例］邏輯電路如圖所示，試寫出其輸出邏輯表達式。

當(dāng)輸入變量A、B取值不同時，輸出Y=1；相同時，輸出Y=0，所以圖示邏輯電路為異或門。當(dāng)輸入端B接高電平1

時，Y=A，這時異或門成了非門。功能點評四、邏輯表達式轉(zhuǎn)換成邏輯電路解：

用兩個非門將變量A、B變?yōu)锳、B，用兩個與門實現(xiàn)

A·

B和A·B，再用一個或門實現(xiàn)A·

B+A·B。［例］試畫出邏輯表達式Y(jié)=A·

B+A·B的輸出邏輯電路。四、邏輯表達式轉(zhuǎn)換成邏輯電路［例］試畫出邏輯表達式Y(jié)=A·

B+A·B的輸出邏輯電路。

當(dāng)輸入變量A、B取值相同時，輸出Y=1；不同時，輸出Y=0

，所以圖示邏輯電路為同或門。

功能點評五、與-或邏輯表達式轉(zhuǎn)換成最小項表達式

在n個變量的邏輯函數(shù)中，如每個與項中包含n個變量，并且每個變量在與項中或以原變量或以反變量只出現(xiàn)一次，則這些與項稱為n個變量邏輯函數(shù)的最小項。n個變量的全部最小項共有2n個。1.

最小項的定義

為了書寫方便，用m表示最小項，其下標(biāo)為最小項的編號。編號方法是：最小項中的原變量取1，反變量取0，則最小項取值為一組二進制數(shù)，其對應(yīng)的十進制數(shù)便為該最小項的編號。2.

最小項的編號

三變量邏輯函數(shù)的最小項有

23=8個

將輸入變量取值為1

的代以原變量，取值為0

的代以反變量，則得相應(yīng)最小項。

輸入組合對應(yīng)的十進制數(shù)76543210ABC111110101100011010001000最小項ABC簡記符號m7m6m5m4m3m2m1m0五、與-或邏輯表達式轉(zhuǎn)換成最小項表達式五、與-或邏輯表達式轉(zhuǎn)換成最小項表達式

如一個與-或邏輯表達式中的每個與項都是最小項，則該邏輯表達式稱為最小項表達式，又稱為標(biāo)準(zhǔn)與-或邏輯表達式。3.

最小項表達式解：［例］試將邏輯函數(shù)表達式Y(jié)=AB+AC+BC的變換為最小項表達式。(2)

利用A+A=A，的形式合并相同的最小項。=m1+m3+m5+m6+m7=∑m(1,3,5,6,7)(1)

利用配項法將Y變換為最小項表達式。Y=AB(C+C)+AC(B+B)+BC(A+A)=ABC+ABC+ABC+ABC+ABC+ABC

Y=ABC+ABC+ABC+ABC+ABC74LS0874ALS0874F0874HC(T)0874AHC(T)084081四2輸入與門型號名稱74LS1174ALS1174F1174HC(T)1174AHC(T)114073三3輸入與門74LS2174ALS2174HC(T)214082雙4輸入與門74LS3274ALS3274F3274HC(T)3274AHC(T)324071四2輸入或門74HC(T)40754075三3輸入或門74LS0474ALS0474F0474HC(T)044069六反相器74LS0574ALS0574HC(T)0574AHC(T)05六OC、OD非門74LS0074ALS0074F0074HC(T)0074AHC(T)004011OC與非門：74LS0374ALS03四2輸入與非門74LS0274ALS0274F0274HC(T)0274AHC(T)024001四2輸入或非門74LS2774ALS2774HC(T)274025三3輸入或非門742574HC(T)40024002雙4輸入或非門74LS8674ALS8674F8674HC(T)864070四異或門74LS81074AHC(T)8104077四同或門

常用集成邏輯門74LS1074ALS1074F1074HC(T)1074AHC(T)104023OC與非門：74LS1274ALS12三3輸入與非門74LS2074ALS2074F2074HC(T)2074AHC(T)204012OC與非門：74LS2274ALS22雙4輸入與非門1.4數(shù)字集成電路主要要求：

理解數(shù)字集成電路的使用特性。了解CMOS和TTL數(shù)字集成電路的系列及外引腳排列。1.4.1數(shù)字集成電路的系列一、CMOS數(shù)字集成電路的系列1.CMOS4000

系列

功耗低、電源范圍寬VDD=3~15V、噪聲容限大。缺點：工作速度低，負載能力差。3.高速CMOS系列HC/HCT系列:功耗低、工作速度高、負載能力強；AHC/AHCT系列:工作速度和負載能力比HC/HCT提高了近一倍。LVC/LVCT系列:CMOS低壓系列，工作電壓低VDD=1.65~3.6V，輸出驅(qū)動電流高達24mA，負載能力很強，性能更優(yōu)越。2.高速CMOS電路的54

系列和74系列

54系列工作溫度為-55~125℃，為軍用品；

74系列工作溫度為-40~85℃，為商用品

。二、TTL數(shù)字集成電路的系列1.TTL數(shù)字集成電路54

系列和74系列

TTL數(shù)字集成電路54系列和74系列具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)，但54系列更適合在溫度條件惡劣、電源電壓變化大的環(huán)境中工作，為軍用品。74系列為商用品。TTL數(shù)字集成電路54系列和74系列的對比工作溫度/℃電源電源/V54系列參數(shù)74系列255一般-554.5最小1255.5最大255一般04.75最小705.25最大向高速發(fā)展向低功耗發(fā)展2.TTL數(shù)字集成電路的系列向減小功耗-延遲積發(fā)展其中，LSTTL系列綜合性能優(yōu)越、品種多、價格便宜；ALSTTL系列性能優(yōu)于LSTTL，但品種少、價格較高，因此實用中多選用LSTTL。

74系列(即標(biāo)準(zhǔn)TTL)74L系列(即低功耗TTL簡稱LTTL)

74H系列(即高速TTL簡稱HTTL)74S系列(即肖特基TTL簡稱STTL)

74AS系列(即先進肖特基TTL簡稱ASTTL)

74LS系列(即低功耗肖特基TTL簡稱LSTTL)74ALS系列(即先進低功耗肖特基TTL簡稱ALSTTL)

1.4.2集成電路的封裝種類與引腳排列一、集成電路的封裝

集成電路封裝截面圖集成電路是將晶體管、二極管、電阻器和電容器等制作在一塊很小的硅芯片上的電子電路。芯片中的電路通過連線與外引腳相連，再用塑料或陶瓷材料將芯片封裝在內(nèi)部，形成一個不可分割的整體。一、集成電路的封裝集成電路的封裝

雙列直插式封裝的集成電路。這類封裝便于外引腳直接插入印制電路板的小孔內(nèi)進行焊接。

平面式封裝的集成電路。采用這類集成電路的印制電路板不需打小孔，可將其外引腳直接焊在印制電路板表面的連線上。集成密度大的集成電路更適合用平面式封裝。1.4.2集成電路的封裝種類與引腳排列二、集成電路的外引腳排列將集成電路的凹槽放在左側(cè)時，左下方小圓點標(biāo)記的為引腳1。也可根據(jù)凹槽來確定引腳1，左下方第一個腳為引腳1。然后從引腳1開始按逆時針方向依次增加引腳編號。最大編號的引腳位于左上方最后一個引腳。集成電路引腳標(biāo)號1.4.2集成電路的封裝種類與引腳排列由于同一集成芯片中各個集成邏輯門的內(nèi)部電源線都接在14號腳上，地線接在7號腳上。因此，第14號外引腳接電源電壓+VCC=+5V，第7號外引腳接地線，其余各個引腳接集成邏輯門的輸入端和輸出端。根據(jù)集成密度的不同，集成電路外引腳數(shù)也不同，集成密度越高，外引腳數(shù)也越多。三、數(shù)字集成電路的分類根據(jù)集成密度不同分可編程邏輯器件等大于106門/片以上甚大規(guī)模集成電路ULSI大型存儲器、微處理器等104~99999門/片大規(guī)模集成電路LSI計數(shù)器、譯碼器等13~99門/片中規(guī)模集成電路

MSI集成邏輯門、觸發(fā)器等1~12門/片小規(guī)模集成電路SSI

典型集成電路集成密度集成電路分類超大規(guī)模集成電路VLSI小型存儲器、門陣列等100~9999門/片1.4.3數(shù)字集成電路的使用特性

和CMOS電路的特點一、數(shù)字集成電路的使用特性1.負載能力

邏輯門電路輸出端通常與下一級多個門電路的輸入端相連。門電路輸出端外接負載門的個數(shù)越多，說明其負載能力越強。然而在實際上，帶負載門的個數(shù)是有限的，通常為8~10個邏輯門。一、數(shù)字集成電路的使用特性2.靜態(tài)功耗靜態(tài)功耗P0是指邏輯門電路不帶外接負載時的平均功耗，它為輸出低電平功耗和輸出高電平功耗的平均值。TTL邏輯門電路的平均功耗比較大，約為數(shù)毫瓦(mW)到數(shù)十毫瓦，而CMOS邏輯門電路的平均功耗很小，約為數(shù)微瓦(μW)到數(shù)十微瓦。平均功耗越小越好。1.4.3數(shù)字集成電路的使用特性

和CMOS電路的特點輸入電壓波形上升沿0.5UIm處到輸出電壓波形下降沿0.5UOm處間隔的時間稱導(dǎo)通延遲時間tPHL。輸入信號0.5UOm0.5UImUIm輸出信號UOm3.平均傳輸延遲時間輸入電壓波形下降沿0.5UIm處到輸出電壓波形上升沿0.5UOm處間隔的時間稱截止延遲時間tPLH。

平均傳輸延遲時間tpd

tPHLtPLH

tpd越小，則門電路開關(guān)速度越高，工作頻率越高。0.5UIm0.5UOm

由于三極管存在開關(guān)時間，元器件及連線存在一定的寄生電容，因此輸入矩形脈沖時，輸出脈沖將延遲一定時間。4.

功耗-延遲積

常用功耗P和平均傳輸延遲時間tpd的乘積(簡稱功耗

–延遲積)M來綜合評價門電路的性能，即M=PO

·

tpd性能優(yōu)越的門電路應(yīng)具有功耗低、工作速度高的特點，然而這兩者是矛盾的。

M又稱品質(zhì)因素，其值越小，說明綜合性能越好。5.

輸出端的連接

門電路輸出端不允許直接與電源+VCC相連，也不允許直接接地，以避免集成電流過大而損壞。6.

不使用輸入端的接法對于TTL和CMOS與門和與非門應(yīng)將不使用的輸入端接電源+VCC，或和有用輸入端并聯(lián)使用，見圖(a)、(b)。

對于TTL和CMOS或門和或非門應(yīng)將不使用的輸入端接地，或和有用輸入端并聯(lián)使用，見圖(c)、(d)。

注意：CMOS電路的扇出系數(shù)大是由于其負載門的輸入阻抗很高，所需驅(qū)動功率極小，并非CMOS電路的驅(qū)動能力比TTL強。實際上CMOS4000系列驅(qū)動能力遠小于TTL，HCMOS驅(qū)動能力與TTL相近。

靜態(tài)功耗低工作電源電壓范圍寬噪聲容限大（約為VDD的45﹪）邏輯擺幅大(UOH

VDD，UOL

0V)

輸入阻抗高扇出系數(shù)大二、CMOS數(shù)字集成電路的特點1.5邏輯函數(shù)的化簡主要要求：

掌握邏輯代數(shù)中的基本公式、基本定律。掌握邏輯函數(shù)的代數(shù)化簡法。1.5.1邏輯代數(shù)中的基本定律一、基本定律與普通代數(shù)相似的定律交換律結(jié)合律A·B=B·AA+B=B+A(A·B)·C=A·

(

B·C)

(A+B)+C=A+(B+C)分配律A·(B+C)=A·B

+

A·CA+B·C=(A+B)

·

(B+C)變量與常量間的運算公式0–1律互補律1·A=A0·A=00+A=A1+A=1A·A=0A+A=1邏輯代數(shù)的特殊定律重疊律摩根定律A·A=AA+A=AA·B=A+BA+B=A·

B還原律A=A[例]

證明等式A+B·C=(A+B)·(A+C)解：用真值表法證明111110101100011010001000(A+B)(A+C)A+BCABC(1+1)·(1+1)=11+1·1=1(1+1)·(1+0)=11+1·0=1(1+0)·(1+1)=11+0·1=1(1+0)·(1+0)=11+0·0=1(0+1)·(0+1)=10+1·1=1(0+1)·(0+0)=00+1·0=0(0+0)·(0+1)=00+0·1=0(0+0)·(0+0)=00+0·0=0推廣公式：摩根定律(又稱反演律)用真值表法證明0+0=10·0=111100100A+BA·

BAB0+1=10·1=11+0=11·0=11+1=01·1=00·0=10+0=111100100A·

BA+BAB0·1=00+1=01·0=01+0=01·1=01+1=0

二、吸收律

A+AB=A

A+AB=A(1+B)=A

推廣公式：知識拓展邏輯代數(shù)中的基本運算規(guī)則

1.

代入規(guī)則

在邏輯等式中，如將等式兩邊同一個變量用另一個函數(shù)代替時，則等式仍然成立。A·B=

A+B

B

B

B均用B·C

代替A·(B·C)=A+B·C=A+B+C

代入規(guī)則的成立，其本質(zhì)是邏輯變量的二值性。即無論在自變量的定義域還是函數(shù)的值域都只能是0或1這兩個值。因此，等式兩邊的同一個變量被另一個函數(shù)取代后，原等式仍然成立。利用代入規(guī)則能擴展基本定律的應(yīng)用。

可見，同或的反函數(shù)為異或。用反演規(guī)則同樣可以證明異或的反函數(shù)為同或。同或和異或互為反函數(shù)。2.反演規(guī)則

對任一個邏輯函數(shù)式

Y，將“·”換成“+”，“+”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，則得到原邏輯函數(shù)的反函數(shù)。[例]已知邏輯函數(shù)Y=A·B+A·B

，試用反演規(guī)則求反函數(shù)Y解：由反演規(guī)則可得Y=(A+B)·(A+B)=A·B+A·B變換時注意：(1)

必須遵循“先與后或”的原則，同時合理加括號。(2)

反變量變?yōu)樵兞?、原變量變?yōu)榉醋兞?，只對單個變量有效，對于多個變量上的非號則保持不變。

可見，求邏輯函數(shù)的反函數(shù)有兩種方法：利用反演規(guī)則或摩根定律。原運算次序為2.反演規(guī)則

對任一個邏輯函數(shù)式

Y，將“·”換成“+”，“+”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，則得到原邏輯函數(shù)的反函數(shù)。

3.對偶規(guī)則

對任一個邏輯函數(shù)式

Y，將“·”換成“+”，“+”換成“·”，“0”換成“1”，“1”換成“0”，則得到原邏輯函數(shù)式的對偶式

Y

。

對偶規(guī)則：兩個函數(shù)式相等時，則它們的對偶式也相等。

應(yīng)用對偶規(guī)則可將基本公式和定律擴展。變換時注意：(1)

變量不改變

(2)

保持“先與后或”的優(yōu)先順序，同時合理加括號。A·(B+C)=A·B+A·C

A+B·C=(A+B)·(A+C)1.5.2邏輯函數(shù)的代數(shù)化簡法一、最簡與-或表達式的標(biāo)準(zhǔn)(1)與項(即乘積項)的個數(shù)最少(2)每個與項中的變量數(shù)最少用與門個數(shù)最少與門的輸入端數(shù)最少

邏輯函數(shù)越簡單，相應(yīng)的邏輯電路也越簡單，這不但節(jié)省了電子元器件，降低了成本，而且還提高了數(shù)字系統(tǒng)工作的可靠性。最簡與-或表達式標(biāo)準(zhǔn)1.并項法

運用，將兩項合并為一項，并消去一個變量。二、邏輯函數(shù)的化簡方法2.吸收法運用A+AB

=A和，消去多余的與項。3.消去法

運用吸收律

，消去多余變量。4.配項法通過乘或加入零項進行配項，然后再化簡。解：

利用[例]化簡邏輯函數(shù)解：

利用三、化簡舉例[例]化簡邏輯函數(shù)提取公有變量利用摩根定律變換利用摩根定律變換利用分配律提取公有變量[例]化簡邏輯函數(shù)解：

利用作配項利用分配律提取公有變量利用

利用提取公有變量[例]邏輯函數(shù)Y真值表如圖所示，試求Y的最簡與或表達式。解：111110101100011010001000ABC輸出輸入01001011Y(1)根據(jù)真值表寫輸出Y的邏輯表達式。實際上是最小項表達式。(2)求出輸出Y的最簡與-或表達式。主要要求：

了解數(shù)字電路的調(diào)試方法。1.6

數(shù)字電路的調(diào)試1.6.1調(diào)試前的直觀檢查和準(zhǔn)備在電路完成安裝接線后，對設(shè)計電路所用元器件主要應(yīng)進行以下檢查：集成電路的安裝位置與安裝接線圖上的位置是否一致、型號是否正確、集成電路插的方向是否正確；二極管、晶體管、電解電容等分立元器件的極性是否接反；電路中所使用電阻的阻值是否符合設(shè)計要求。只有當(dāng)元器件的位置、參數(shù)正確無誤后，方可進行下一步工作。對于數(shù)字集成電路還應(yīng)檢查不允許懸空的輸入端。TTL和CMOS數(shù)字集成電路不使用的輸入端和控制端都應(yīng)根據(jù)要求接入電路。一、電路元器件的檢查完成元器件的檢查后，便可檢查電源線、地線、信號線以及元器件引腳之間有無短路，連接處有無接觸不良。特別是電源線和地線之間不能有短路，否則將會燒壞電源。檢查電源是否短路，可借助于萬用表電阻擋測量電源線與地線之間的電阻值。如電阻為零或很小，說明電源連線存在短路情況，則應(yīng)從最后一部分電路斷開電源線，逐級向前檢查。先找出短路點在哪一部分電路，再找出電源短路處，然后加以排除。二、連線的檢查1.6.1調(diào)試前的直觀檢查和準(zhǔn)備調(diào)試前，還需認真檢查電路的接線是否正確，以避免接錯線、少接線和多接線。多接線一般是因為接線時看錯引腳，或在改接線時忘記去掉原來的接線而造成的。這種情況在實驗中經(jīng)常發(fā)生，而查線又很難被發(fā)現(xiàn)，調(diào)試中則往往會給人造成錯覺，以為問題是元器件故障造成的。如把輸出電平一高一低的兩個TTL門的輸出端無意中連在一起而引起輸出電平下降時，則很容易錯誤地認為是元器件損壞了。二、連線的檢查1.6.1調(diào)試前的直觀檢查和準(zhǔn)備為了避免作出錯誤診斷，通常采用兩種方法查線：一種是按照設(shè)計電路的接線圖逐一對照檢查安裝的線路，這種方法比較容易查出接錯的線和少接的線；另一種是按照實際安裝的線路對照電路原理圖進行查線，把每個元件引腳連線的去向一次查清，這種方法不但可查出接錯的線和少接地線，而且還可很容易地查出多接的線。不論用哪一種方法查線，一定要在電路圖上把已查過的接線做上標(biāo)記，以免一些接線漏查。查線時，最好用萬用表的“Ω×1”擋或數(shù)字萬用表蜂鳴器擋來測量。二、連線的檢查1.6.1調(diào)試前的直觀檢查和準(zhǔn)備為了使調(diào)試能順利進行，在調(diào)試前應(yīng)準(zhǔn)備好完整的電路原理邏輯圖和元件安裝接線圖，并標(biāo)上各點參考電壓值和相應(yīng)的電壓波形圖。此外，還應(yīng)制訂較完整的調(diào)試方案，這包括應(yīng)測量的主要參數(shù)、所選用的測量儀表、擬定的調(diào)試步驟、預(yù)期的測量結(jié)果、調(diào)試中可能出現(xiàn)的問題及其解決辦法等內(nèi)容。三、調(diào)試前的準(zhǔn)備如調(diào)試電路中包括模擬電路、數(shù)字電路和其他傳感器電路時，一般不允許直接聯(lián)調(diào)，而應(yīng)將各部分按各自的指標(biāo)分別進行調(diào)試，再經(jīng)信號及電平轉(zhuǎn)換電路實現(xiàn)整機聯(lián)調(diào)。1.6.1調(diào)試前的直觀檢查和準(zhǔn)備1.6.2調(diào)試步驟接通電源后，不要急于測量數(shù)據(jù)和觀察結(jié)果。首先應(yīng)觀察有無異?，F(xiàn)象，這包括有無冒煙和異常氣味以及元器件是否發(fā)燙、電源輸出有無短路等。如出現(xiàn)異?，F(xiàn)象，則應(yīng)立即切斷電源，待故障排除后方可重新接通電源。一、通電觀察將電子電路按作用、功能分成若干個模塊，并對這些模塊按設(shè)計指標(biāo)及功能進行調(diào)試。只有每個模塊都達到設(shè)計要求后，才能進行整機聯(lián)調(diào)。分塊調(diào)試的一般步驟如下：二、分塊調(diào)試1.靜態(tài)測試用萬用表測量各集成芯片電源引腳與地線引腳間的電壓。如電壓沒有加上，則說明集成芯片電源引腳或地線引腳與連線存在接觸不良或接線有錯，應(yīng)及時排除。1.6.2調(diào)試步驟電子電路按作用、功能分成若干個模塊，并對這些模塊按設(shè)計指標(biāo)及功能進行調(diào)試。只有每個模塊都達到設(shè)計要求后，才能進行整機聯(lián)調(diào)。分塊調(diào)試的一般步驟如下：二、分塊調(diào)試1.靜態(tài)測試不加輸入信號，測試調(diào)整模擬電路的靜態(tài)工作點。對于數(shù)字電路，則加入固定電平，再根據(jù)器件的邏輯功能測試電路各點電位，以判斷電路的工作是否正常。這樣，可發(fā)現(xiàn)電路存在的問題和找出損壞的元器件。靜態(tài)測量時，應(yīng)選用高內(nèi)阻(2×104Ω/V)萬用表或數(shù)字萬用表進行測量。對于A/D轉(zhuǎn)換器和運算放大器，則需要內(nèi)阻更高的儀器(如數(shù)字電壓表)進行測量。1.6.2調(diào)試步驟在數(shù)字電路中，邏輯值0和1不是一個固定不變的值，而是一個數(shù)值范圍。二、分塊調(diào)試≥2.7≥2.4UOH/V55電源電壓/VSTTLHTTL參數(shù)名稱數(shù)字集成電路的邏輯電平標(biāo)準(zhǔn)≥4.5≥2.755CMOS4000LSTTL≥4.55HCMOS≥2≥2UIH/V≤0.5≤0.4UOL/V≥3.6≥2.4≤0.5≤0.5≥3.6≤0.5≤0.8≤0.8UIL/V≤1.5≤0.8≤0.9

電路類型1.6.2調(diào)試步驟二、分塊調(diào)試2.動態(tài)測試電路的輸入端輸入一定頻率和幅度的脈沖信號。用示波器觀察電路的輸入波形、輸出波形和邏輯狀態(tài)，檢查功能模塊的各個被測參數(shù)是否滿足設(shè)計要求。在測試信號產(chǎn)生電路時，一般只觀察動態(tài)波形是否符合要求。最后，還需將功能模塊的靜態(tài)和動態(tài)測試的結(jié)果與設(shè)計指標(biāo)進行比較、分析，對電路參數(shù)提出合理的修改意見。1.6.2調(diào)試步驟在完成了各個模塊的調(diào)試后，可進行整機聯(lián)調(diào)。聯(lián)調(diào)一般按信號流向進行，并逐級擴大聯(lián)調(diào)范圍。整機聯(lián)調(diào)需要利用系統(tǒng)的時序信號和必要的儀表逐級進行調(diào)試，檢查電路各個關(guān)鍵點的邏輯功能、參數(shù)和電壓波形，分析并排除故障。在控制器的作用下，為使整機各單元電路能正常工作，首先應(yīng)保證控制器及各子系統(tǒng)間的時序邏輯關(guān)系正常，其次要解決好各子系統(tǒng)輸入和輸出信號的相互配合。整機聯(lián)調(diào)一般只觀察結(jié)果，將測得的參數(shù)與設(shè)計指標(biāo)逐一對比，找出問題，然后進行電路參數(shù)的修改，直到完全符合要求為止。三、整機聯(lián)調(diào)1.6.2調(diào)試步驟1.6.3調(diào)試注意事項調(diào)試前，先要熟悉儀器的使用方法，并仔細加以檢查，以避免由于儀器使用不當(dāng)或出現(xiàn)故障而作出錯誤判斷。測量儀器的地線和被測電路的地線應(yīng)連在一起，只有在儀器和被測量電路之間建立一個公共參考點，測量的結(jié)果才是正確的。一、熟悉儀器的使用二、將儀器和被測電路的地線連在一起調(diào)試過程中，發(fā)現(xiàn)元器件或接線有問題而需更換或修改時，應(yīng)先關(guān)斷電源，待更換完畢并檢查無誤后，才可重新通電。三、關(guān)斷電源更換元器件調(diào)試過程中，不但要認真觀察和測量，還要善于記錄，包括記錄觀察的現(xiàn)象、測量的數(shù)據(jù)、電壓波形及相位關(guān)系。必要時在記錄中要附加說明，尤其是那些和設(shè)計不符的現(xiàn)象更要重點記錄。只有根據(jù)記錄的數(shù)據(jù)，才能把實際觀察到的現(xiàn)象和理論預(yù)計的結(jié)果加以定量比較，從中發(fā)現(xiàn)電路設(shè)計和安裝上的問題，加以改進，以進一步完善設(shè)計方案。安裝和調(diào)試自始至終要有嚴謹?shù)目茖W(xué)作風(fēng)，不能采取僥幸心理。出現(xiàn)故障時，要認真查找產(chǎn)生故障的原因，仔細作出判斷，切不可一遇故障解決不了就拆調(diào)線路重新安裝。因為重新安裝的線路仍然會存在各種問題，況且原理上的問題不是重新安裝就能解決的四、做好調(diào)試過程的記錄五、用科學(xué)態(tài)度進行電路調(diào)試1.6.3調(diào)試注意事項本章小結(jié)數(shù)字信號在時間上和幅值上都是離散的、突變的信號。其輸出的低電平和高電平分別用

0和1

來表示，它與二進制數(shù)中0

和1

正好對應(yīng)。因此，數(shù)字電路中采用二進制。數(shù)字電路輸出的高電平1

和低電平0

不是一個固定的數(shù)值，允許電壓有一定的變化范圍，在規(guī)定的范圍內(nèi)變化，電路能正常工作。二進制數(shù)是以2為基數(shù)的計數(shù)體制，它的進位規(guī)律是逢二進一，各位的權(quán)都是2的冪。進制數(shù)轉(zhuǎn)換為十進制數(shù)方法是將二進制數(shù)按權(quán)展開后再相加即為所求十進制數(shù)。十進制數(shù)轉(zhuǎn)換為二進制數(shù)方法是整數(shù)部分采用“除2取余”法，小數(shù)部分采用“乘2取整”法，然后按順序?qū)懗龆M制數(shù)，就是十進制數(shù)對應(yīng)的二進制數(shù)。十進制數(shù)和二進制數(shù)相互轉(zhuǎn)換的方法也適用于十進制數(shù)和十六進制數(shù)間的相互轉(zhuǎn)換。二進制數(shù)和十六進制數(shù)的構(gòu)成方法相同，所不同的是它們的基數(shù)（分別為2、16）不同。求它們對應(yīng)十進制數(shù)的方法是將它們按權(quán)展開后相加即可。二進制數(shù)和十六進制數(shù)間的相互轉(zhuǎn)換主要采用數(shù)位對照關(guān)系進行轉(zhuǎn)換。常用BCD碼有8421碼、2421碼、5421碼、余3碼、格雷碼等，其中以

8421BCD碼使用最廣泛。格雷碼為無權(quán)碼，其特點是相鄰兩組代碼之間只有一位代碼不同，其余各位都相同，0和最大數(shù)9兩組代碼之間也只有一位不同，它是一種循環(huán)碼。它在傳輸和轉(zhuǎn)換過程中減少了錯誤，提高了可靠性。邏輯代數(shù)是分析和設(shè)計邏輯電路的重要工具。邏輯變量是一種二值變量，每個變量的取值只能是0

或1，僅用來表示對立的兩個截然不同的狀態(tài)，并不表示數(shù)值的大小?；具壿嬤\算有與運算、或運算和非運算三種，實現(xiàn)基本邏輯運算的電路有與門、或門和非門。復(fù)合邏