數(shù)字電子技術(shù)全書課件整本書電子教案

數(shù)字電子技術(shù)

第1章

數(shù)字電路邏輯控制表示

知識目標?

掌握數(shù)字邏輯基本知識；?

熟悉數(shù)字電子技術(shù)的有關(guān)基本概念、術(shù)語；?

掌握數(shù)字電路的描述方式（真值表、表達式、邏輯圖、卡諾圖和時序圖）；?

了解邏輯代數(shù)基本定律；?

掌握卡諾圖的化簡方法。

技能目標?

會進行不同數(shù)制（十進制、二進制、八進制和十六進制）之間的互換；?

知道BCD碼的格式和使用；?

會用數(shù)字電路的描述方式對數(shù)字電路的邏輯控制進行表示；?

能夠運用邏輯代數(shù)基本定律和運算規(guī)則化簡組合邏輯函數(shù)；?

能夠運用卡諾圖化簡組合邏輯函數(shù)。

任務(wù)分析

有一名主裁判和兩名副裁判對運動員的動作是否正確進行裁決。當主裁判和至少一個副裁判認為動作正確（開關(guān)閉合）時，才能確定運動員動作正確，點亮發(fā)光二極管。任務(wù)裁判器判決電路

任務(wù)設(shè)計

根據(jù)任務(wù)要求，設(shè)A代表主裁判，B、C代表兩名副裁判，A（B、C）=1表示裁判認為動作正確，A（B、C）=0表示裁判認為動作不正確；二極管VD表示運動員動作正確與否，VD=1（燈亮）表示動作正確，VD=0（燈滅）表示動作不正確。由此可列出符合設(shè)計要求的真值表和畫出電路設(shè)計圖。

ABC

VD00000010010001101000101111011111

真值表

任務(wù)實現(xiàn)

每個裁判的意見通過３個開關(guān)S1、S2、S3的位置來表示。其中S1為主裁判的控制開關(guān)，S2、S3分別為兩個副裁判的控制開關(guān)。

1.1數(shù)字電路基礎(chǔ)1.1.1概述

模擬電路是傳遞、處理模擬信號的電子電路

數(shù)字電路是傳遞、處理數(shù)字信號的電子電路數(shù)字信號時間上和幅度上都不連續(xù)變化的信號

模擬信號時間上和幅度上都連續(xù)變化的信號數(shù)字電路中典型信號波形1.模擬信號和數(shù)字信號數(shù)字電路中只有兩種狀態(tài)，如真與假、開與關(guān)、高與低、有與無等，這兩種狀態(tài)可分別用0和1來表示。雙極型數(shù)字集成電路單極型數(shù)字集成電路根據(jù)半導體的導電類型不同分為以雙極型晶體管作為基本器件以單極型晶體管作為基本器件例如

CMOS、NMOS等例如

TTL、ECL2.數(shù)字電路現(xiàn)代數(shù)字電路一般為集成電路。集成電路是將晶體管、電容、電阻等元器件和導線通過半導體制造工藝做在一塊硅片上而成為一個不可分割的整體電路。便于高度集成化工作可靠性高、抗干擾能力強數(shù)字信息便于保存集成電路成本低、通用性強保密性好3.數(shù)字電路的優(yōu)點不同進制間的轉(zhuǎn)換十進制數(shù)二進制數(shù)、八進制數(shù)和十六進制數(shù)1.1.2.數(shù)制和二進制碼

1.數(shù)制數(shù)制是計數(shù)的方法

十進制

(xxx)10或(xxx)D

例如(246.134)10

或(246.134)D

數(shù)碼：0、1、2、3、4、5、6、7、8、92×101

4×100

1×10-1

3×10-2權(quán)權(quán)權(quán)

權(quán)數(shù)碼所處位置不同時，所代表的數(shù)值不同

(24.13)10

進位規(guī)律：逢十進一，借一當十10i

稱十進制的權(quán)

10稱為基數(shù)

0~9

十個數(shù)碼稱系數(shù)數(shù)碼與權(quán)的乘積，稱為加權(quán)系數(shù)十進制數(shù)可表示為各位加權(quán)系數(shù)之和，稱為按權(quán)展開式

(246.134)10

=2×102+4×101

+6×100

+1×10-1+3×10-2

+4×10-3數(shù)制的概念

例如0+1=11+1=1011+1=10010–1=1

2.不同進制的互換

(xxx)2或

(xxx)B

例如

(1001.01)2或

(1001.01)B

數(shù)碼：0、1進位規(guī)律：逢二進一，借一當二權(quán)：2i

基數(shù)：2

系數(shù)：0、1按權(quán)展開式表示

(1001.01)2=1×23+0×22

+0×21+1×20+0×2-1

+1×2-2

將按權(quán)展開式按照十進制規(guī)律相加，即得對應(yīng)十進制數(shù)。=8+0+0+1+0+0.25

(1001.01)2=(9.25)10

=9.25(1001.01)2=1×23+0×22+0×21

+1×20

+0×2-1

+1×2-2

二進制

八進制

十六進制

進制數(shù)的表示計數(shù)規(guī)律

基數(shù)

權(quán)

數(shù)碼八進制

(Octal)

(xxx)8或(xxx)O逢八進一,借一當八

8

0~7

8i

十六進制(Hexadecimal)

(xxx)16

或(xxx)H

逢十六進一，借一當十六

160

~

9、A、B、C、D、E、F

16i例如

(425.25)8=4×82+2×81+5×80+2×8-1+5×8-2=256+16+5+0.25+0.078125=(277.328125)10

例如(3C1.C4)16=3×162+12×161+1×160+12×16-1+4×16-2=768+192+1+0.75+0.015625=(961.765625)10

二、不同數(shù)制間的關(guān)系與轉(zhuǎn)換

十進制、二進制、八進制、十六進制對照表不同數(shù)制之間有關(guān)系嗎？77011176601106550101544010043300113220010211000110000000十六八二

十F17111115E16111014D15110113C14110012B13101111A121010109111001981010008十六八二

十［例］將十六進制數(shù)(12AF.B4)16轉(zhuǎn)換成十進制數(shù)

(12AF.B4)16=1×163

+2×162+10×161

+15×160+11×16-1

+4×16-2=16+8+0+2+0+0.25+0.125=(26.375)10

十進制轉(zhuǎn)換為R進制

整數(shù)部分的轉(zhuǎn)換整數(shù)部分：除R取余法①將給定的十進制整數(shù)除以R，余數(shù)作為R進制數(shù)小數(shù)點前的最低位。②把前一步的商再除以R，余數(shù)作為次低位。③重復(fù)步驟②，記下余數(shù)，直至商為0，最后的余數(shù)即為R進制的最高位。十進制二進制[例4]（47）10＝（？）24721232111251221210201最高位MSB最低位LSB（47）10＝（101111）2(26)10=(11010)2

一直除到商為0為止

讀數(shù)順序［例］將十進制數(shù)(26)10轉(zhuǎn)換成二進制

商

01361326余數(shù)11010÷2［例］將十進制數(shù)(26)10轉(zhuǎn)換成八進制數(shù)

商

0326余數(shù)32÷8(26)10=(32)8

基數(shù)R為2K的各進制之間的轉(zhuǎn)換

每位八進制數(shù)用三位二進制數(shù)代替，再按原順序排列。八進制→二進制

二進制→八進制

從小數(shù)點開始，整數(shù)部分向左(小數(shù)部分向右)三位一組，最后不足三位的加0，補足三位，再按順序?qū)懗龈鹘M對應(yīng)的八進制數(shù)。

一位八進制數(shù)對應(yīng)三位二進制數(shù)，因此二進制數(shù)三位為一組。

一位十六進制數(shù)對應(yīng)四位二進制數(shù)，因此二進制數(shù)四位為一組。十六進制→二進制:

每位十六進制數(shù)用四位二進制數(shù)代替，再按原順序排列。二進制→十六進制

:

從小數(shù)點開始，整數(shù)部分向左(小數(shù)部分向右)四位一組，最后不足四位的加0，補足四位，再按順序?qū)懗龈鹘M對應(yīng)的十六進制數(shù)。(10100110.1110101)2=(246.724)8

補0（1）(10100110.1110101)2=(?)8

10100110.1110101

000

246724補010100110111010［例8］將下列二進制數(shù)分別

轉(zhuǎn)換成八進制數(shù)或十六進制數(shù)(10010100111.11001)2=(4A7.C8)16

（2）(10010100111.11001)2=(?)16

10010100111.1100104A7C8000

補01001010011111001補01［例］將下列數(shù)

轉(zhuǎn)換成二進制數(shù)

(537.361)8=(101011111.011110001)2

=(101011111.011110001)2(4B5D.97D)16=(0100101101011101.100101111101）2=(100101101011101.100101111101)2

3.二進制碼

用一定位數(shù)的二進制數(shù)來表示十進制數(shù)碼、字母、符號等信息稱為編碼。這一定位數(shù)的二進制數(shù)就稱為代碼。

若所需編碼的信息有N

項，則需用的二進制數(shù)碼的位數(shù)n應(yīng)滿足2n≥N。二－十進制碼（BCD碼）：

用4位二進制數(shù)b3b2b1b0來表示十進制數(shù)中的0~9十個數(shù)碼。簡稱BCD碼。

BCD碼有多種編碼方式。各種代碼對應(yīng)表ASCII碼：

美國信息交換標準代碼。它采用7位二進制編碼，用來表示27（即128）個字符。1.2邏輯代數(shù)基礎(chǔ)1.2.1基本邏輯函數(shù)與運算1.2.1基本邏輯函數(shù)與運算

數(shù)字電路的結(jié)構(gòu)是以二值數(shù)字邏輯為基礎(chǔ)的，其中的工作信號是離散的數(shù)字信號，用“0”和“1”來表示。在分析和設(shè)計數(shù)字電路時，所使用的數(shù)學工具是邏輯代數(shù)（又稱“布爾代數(shù)”)。１.與運算

圖所示是一個與邏輯實際電路，圖中有兩個開關(guān)，只有當開關(guān)全部閉合時，燈才亮。

當決定某一事件（如燈亮）的條件（如開關(guān)閉合）全部具備時，這一事件才會發(fā)生。我們把這種因果關(guān)系稱之為與邏輯關(guān)系。與邏輯設(shè)A(B)=1閉合0斷開Z=1燈亮0燈滅真值表輸入輸出ABZ000100010111Z=A·B與運算表達式ABZ&與門邏輯符號

圖所示是一個或邏輯實際電路，圖中有兩個開關(guān)，只要開關(guān)有一個閉合，或者兩個都閉合，燈就會亮2.或運算

在決定某一事件（如燈亮）的條件（如開關(guān)閉合）中，有一個或幾個條件具備時，這一事件就會發(fā)生。我們把這種因果關(guān)系稱之為或邏輯關(guān)系?；蜻壿嫽蜻壿嬚嬷当?00101101111ABZZ=A+B或邏輯運算表達式或門邏輯符號圖所示是一個非邏輯實際電路，當開關(guān)閉合時，燈滅，反之，當開關(guān)斷開時，燈亮。3.非運算

事件（如燈亮）發(fā)生的條件（如開關(guān)閉合）具備時，事件（如燈亮）不會發(fā)生，反之，事件發(fā)生的條件不具備時，事件發(fā)生。這種因果關(guān)系稱之為非邏輯關(guān)系。非邏輯真值表輸入輸出AZ1001非邏輯表達式非門邏輯符號

含有兩種或兩種以上邏輯運算的邏輯函數(shù)稱為復(fù)合邏輯函數(shù),它們可以用與、或、非的組合來實現(xiàn)。邏輯運算的優(yōu)先級從低到高依次為：小括號、非、或、與。4.復(fù)合邏輯運算常用復(fù)合邏輯運算

與非邏輯(NAND)先與后非若有

0出

1，若全

1

出

0100011YA

B101110011或非邏輯(NOR)先或后非若有

1出

0，若全

0

出

1100YA

B001010與或非邏輯(AND–OR–INVERT)先與后或再非異或邏輯(Exclusive–OR)若相異出1若相同出0同或邏輯(Exclusive-NOR，即異或非)若相同出

1若相異出

0000011YAB101110100111YAB001010注意：異或和同或互為反函數(shù)，即常用復(fù)合邏輯運算的邏輯符號

與非邏輯或非邏輯與或非邏輯

異或邏輯

同或邏輯1.2.2邏輯函數(shù)及其表示法１.邏輯函數(shù)的建立例如圖是一個控制樓梯照明燈的電路，兩個單刀雙擲開關(guān)A和B分別安裝在樓上和樓下。上樓之前，在樓下開燈，上樓后關(guān)燈；反之下樓之前，在樓上開燈，下樓后關(guān)燈。試建立其邏輯關(guān)系，寫出邏輯表達式。解：設(shè)Y表示燈的狀態(tài)，Y=1

表示燈亮，Y=0

表示燈不亮。A、B分別表示開關(guān)A和開關(guān)B的位置，A（B）=1表示開關(guān)向上，A（B）=0表示開關(guān)向下，則可列出輸出Y和輸入A、B的真值表如下表所示。

A

BL001010100111真值表

邏輯表達式：

2.邏輯函數(shù)的表示方法1.真值表

2.邏輯函數(shù)式3.邏輯圖

1.3.1邏輯代數(shù)的基本定律1.3邏輯代數(shù)的基本定律和規(guī)則1.邏輯代數(shù)的公理

與運算或運算非運算交換律

A+B=B+AA·B=B·A結(jié)合律

(A+B)+C=A+(B+C)(A·B)·C=A·(B·C)分配律

A(B+C)=AB+AC

A+BC=(A+B)(A+C)

普通代數(shù)沒有！2.邏輯代數(shù)的基本定律吸收律A+AB=A

A+AB=A(1+B)=A冗余律擴展：0011111011011100A+BA·BA

B0011001000011100A·BA+BA

B推廣公式：摩根定律(又稱反演律)

1.

代入規(guī)則

從而摩根定理得到擴展

將邏輯等式兩邊的某一變量均用同一個邏輯函數(shù)替代，等式仍然成立。摩根定理的兩變量形式為

B均用BC代替1.3.1邏輯代數(shù)的基本規(guī)則變換時注意：①保持變換前的運算優(yōu)先順序不變，必要時加括號表明運算的先后順序。②不屬于單個變量上的反號應(yīng)保留不變。2.反演規(guī)則

對任一個邏輯函數(shù)式Y(jié)，將“·”換成“+”，“+”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，則得到原邏輯函數(shù)的反函數(shù)?！纠?/p>

求下列函數(shù)的反函數(shù)3.對偶規(guī)則

對任一個邏輯函數(shù)式Y(jié)，將“·”換成“+”，“+”換成“·”，“0”換成“1”，“1”換成“0”，則得到原邏輯函數(shù)式的對偶式Y(jié)

。

對偶規(guī)則：兩個函數(shù)式相等，則它們的對偶式也相等。

【例】

求下列函數(shù)的對偶函數(shù)主要要求：

1.4邏輯函數(shù)化簡了解邏輯函數(shù)的卡諾圖化簡法。理解最簡與-或式的標準。

了解邏輯函數(shù)的公式化簡法。

邏輯式有多種形式，采用何種形式視需要而定。各種形式間可以相互變換。邏輯函數(shù)式的幾種常見形式

【例如】

與或表達式

或與表達式

與非-與非表達式

或非-或非表達式

與或非表達式1.邏輯函數(shù)的變換

最簡與或表達式的標準:

2.

邏輯函數(shù)化簡的意義：邏輯表達式越簡單，實現(xiàn)它的電路越簡單，電路工作越穩(wěn)定可靠。乘積項最少、并且每個乘積項中的變量也最少最簡與或表達式用與門個數(shù)最少與門的輸入端數(shù)最少

運用邏輯代數(shù)的基本定律和公式對邏輯式進行化簡。并項法

運用，將兩項合并為一項，并消去一個變量。3.邏輯函數(shù)的公式化簡法

吸收法利用A+AB

=A

，消去多余項。利用，消去多余項。配項法利用

，為某一項配上所缺的變量，以便用其它方法進行化簡。利用A+A=A，為某項配上其所能合并的項。消去冗余項法

利用，將冗余項BC消去。(1)最小項三變量函數(shù)的所有最小項真值表變量全部最小項ABC00000101001110010111011110000000010000000010000000010000000010000000010000000011000000004.邏輯函數(shù)的卡諾圖化簡法

邏輯函數(shù)的最小項

如果一個函數(shù)的某個乘積項包含了函數(shù)的全部變量，其中每個變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個乘積項稱為該函數(shù)的一個標準積項，又叫最小項。

根據(jù)最小項的定義，一個變量A可以組成2個最小項:；兩個變量A、B可組成4個最小項：；三個變量A、B、C可組成8個最小項:

一般地，n個變量可組成2n個最小項。

為了敘述和書寫方便，通常用符號來表示最小項。其中下標i是這樣確定的：把最小項中的原變量記為1，反變量記為0，當變量順序確定的后，可以按順序排列成一個二進制數(shù)，與這個二進制數(shù)相對應(yīng)的十進制數(shù)，就是這個最小項的下標i。如：

按照這個原則，三變量的8個最小項可分別表示為：

如果一個邏輯函數(shù)的某兩個最小項只有一個變量不同，其余變量均相同，則稱這樣的兩個最小項為相鄰最小項。如：兩個相鄰最小項可以合并成一項并消去一個變量如：

每個邏輯函數(shù)都可以化成最小項之和的形式，這種表達形式稱為函數(shù)的最小項表達式。邏輯函數(shù)的真值表和最小項表達式都是唯一的，由真值表可以很容易地寫出函數(shù)的最小項表達式。(2)最小項表達式Y(jié)的真值表如表所示。邏輯函數(shù)的真值表和最小項表達式都是唯一的，且是一一對應(yīng)的，所以由真值表也可以很容易地寫出函數(shù)的最小項表達式。寫出邏輯函數(shù)的最小項表達式。用最小項編號來代表最小項，Y的最小項表達式可以寫為：ABCY最小項0000m00011m10101m20111m31000m41011m51100m61110m7(3)卡諾圖

將邏輯函數(shù)真值表中的最小項排列成矩陣形式，并且使矩陣的橫方向和縱方向的邏輯變量的取值按格雷碼的順序排列，這樣構(gòu)成的圖形就是卡諾圖。

以格雷碼排列以保證相鄰性二變量卡諾圖AB0101三變量卡諾圖ABC0100011011四變量卡諾圖ABCD0001111000011110特點：變量取值次序：循環(huán)碼位置上反映：邏輯相鄰性卡諾圖的特點是：任意兩個相鄰的最小項在圖中幾何位置和對稱位置上都是相鄰的，即卡諾圖中最左列的最小項與最右列的相應(yīng)最小項也是相鄰的，最上面一行的最小項與最下面一行的相應(yīng)最小項也是相鄰的。如何寫出卡諾圖方格對應(yīng)的最小項？

已知最小項如何找相應(yīng)小方格？例如

原變量取1，反變量取0。1001

？ABCD0001111000011110

邏輯函數(shù)在卡諾圖上的表示1.

如果已知某邏輯函數(shù)的真值表或者最小項表達式，那么只要在卡諾圖上將該邏輯函數(shù)對應(yīng)的最小項相對應(yīng)的方格內(nèi)填入1，其余的方格內(nèi)填入0，即得到該函數(shù)的卡諾圖。用卡諾圖表示下表所示的邏輯函數(shù)。

ABC

Y000001010011100101110111

100

1

10

10

1

1

1

1在卡諾圖中對應(yīng)于ABC取值分別為000、011、100和111的方格內(nèi)填入1，其余填入0，即得到如圖所示的卡諾圖。m0m3m4m6用卡諾圖表示邏輯函數(shù)：Y（A，B，C，D）=∑m（1，3，4，6，7，11，14，15）在與最小項m1、m3、m4、m6、m7、m11、m14、m15相對應(yīng)的方格內(nèi)填入1，其余填入0，即得該函數(shù)的卡諾圖2.如果已知邏輯函數(shù)的一般邏輯表達式，可先將該函數(shù)變換為與或表達式（不必變換為最小項之和的形式），然后找出函數(shù)的每一個乘積項所包含的最小項（該乘積項就是這些最小項的公因子），再在與這些最小項對應(yīng)的方格內(nèi)填入1，其余填入0，即得到該函數(shù)的卡諾圖。用卡諾圖表示邏輯函數(shù)：

其中

同理

11

對應(yīng)最小項為同時滿足B

=0,D

=1的方格。111

對應(yīng)最小項為同時滿足A=0，

C=0的方格。(4)卡諾圖化簡例：畫出函數(shù)的卡諾圖。解:

Z為三變量函數(shù)，所以先畫出三變量卡諾圖的一般形式，然后在該圖中對應(yīng)于最小項編號為1，3，6，7的位置填入1，在其余位置填0或空著，即可得到函數(shù)Z的卡諾圖，如下圖所示。ABC01000111101111

1.卡諾圖上任何2個相鄰最小項，可以合并為一項并消去1個變量。

2.卡諾圖上任何4個相鄰最小項，可以合并為一項，并消去2個變量。

3.卡諾圖上任何2n個相鄰最小項，可以合并為一項，并消去n個變量。卡諾圖化簡規(guī)則用卡諾圖化簡邏輯函數(shù)Y（A,B,C,D）=∑m（3,5,7,8,11,12,13,15）（1）畫出Y的卡諾圖，如右圖所示。（2）畫卡諾圈合并最小項，得出最簡與或表達式為BDCD用卡諾圖化簡邏輯函數(shù)

（1）由表達式畫出Y的卡諾圖，如右圖所示。（2）畫卡諾圈合并最小項，得出最簡與或表達式為BCBDAD例如：判斷一位十進制數(shù)是否為偶數(shù)。約束項：函數(shù)不會出現(xiàn)的變量取值所對應(yīng)的最小項稱為約束項，也叫做任意項或無關(guān)項。不會出現(xiàn)不會出現(xiàn)不會出現(xiàn)不會出現(xiàn)不會出現(xiàn)不會出現(xiàn)

說明×111100111×111010110×110100101×110010100×101100011×10101001001001000011100010000YABCDYABCD

具有約束項的邏輯函數(shù)的化簡：

在真值表和卡諾圖中，約束項所對應(yīng)的函數(shù)值往往用符號“×”或“Φ”表示。

或∑d（0，2，6，7）=0

如一個邏輯函數(shù)的約束項是:

則可以寫成下列等式（稱為約束條件）：

利用約束項化簡邏輯函數(shù)

對于含有約束項的邏輯函數(shù)的化簡，如果某約束項對函數(shù)化簡有利，則把它看作“1”，反之，則把它看作“0”。（1）根據(jù)最小項表達式，畫出卡諾圖，如圖所示。（2）畫卡諾圈，從圖可看出，有兩個約束項被看作了“1”，參與了邏輯函數(shù)的化簡。由此可得出到函數(shù)的最簡與或表達式。用卡諾圖化簡下列邏輯函數(shù)Y（A,B,C,D）=∑m（0,1,7,8,13,15）+∑d（2,5,9,10）∑d（2，5，9，10）=0（約束條件）最小項約束項第2章邏輯門電路知識目標

?

了解TTL與非門、OC門、三態(tài)門、CMOS反相器、傳輸門的邏輯功能；?

掌握TTL電路的電壓傳輸特性和輸入端負載特性；?

理解邏輯門集成電路器件電性能參數(shù)的含義。

技能目標?

能夠識別各種邏輯門符號，并能根據(jù)輸入條件確定輸出，列出相應(yīng)真值表；?

能夠根據(jù)邏輯門符號，確定其使能端和禁止端；?

會繪制集成電路芯片的外部連接以實現(xiàn)其對應(yīng)的邏輯功能；?

會繪制邏輯門的時序圖；?

能夠利用儀器測試集成電路芯片的功能，并對集成芯片所在電路進行故障診斷和排除。任務(wù)身高范圍檢測電路

任務(wù)分析

要求該檢測電路可以在人流比較大的地方（如車站、影院等處）快速判別進入者身高，以確定其購全票、半票還是免票的資格。根據(jù)任務(wù)要求，該檢測電路應(yīng)包含光電檢測器、身高范圍判別電路和聲光指示電路三個部分。

任務(wù)實現(xiàn)

2.1.1分立元件門電路2.1.基本邏輯門電路1.二極管與門Y=AB2.二極管或門Y=A+B3.三極管非門①uA＝0V時，三極管截止，iB＝0，iC＝0，輸出電壓uY＝VCC＝5V②uA＝5V時，三極管導通?；鶚O電流為：iB＞IBS，三極管工作在飽和狀態(tài)。輸出電壓uY＝UCES＝0.3V。三極管臨界飽和時的基極電流為：１．與非門２．或非門2.1.2復(fù)合邏輯門電路全1輸出0全0輸出1３．異或門Ｙ＝ＡＢ＋ＡＢ相異輸出12.2集成邏輯門電路(a)1/47400內(nèi)電路（與非門）(b)VT１的等效電路1.

TTL與非門2.2.1TTL集成邏輯門TTL與非門的邏輯功能第一段：00×11第二段：1100×××√√√√

AB

Z

00

1

01

1

10

1

11

0

TTL與非門的電壓傳輸特性是指其輸出電壓uO與輸入電壓uI的關(guān)系特性。UOFF

UONuI/V320114AB2EDC3uO/VUOL

UNHUNL

UOHUTH截止區(qū)線性區(qū)轉(zhuǎn)折區(qū)飽和區(qū)關(guān)門電平閾值電平開門電平TTL與非門的電壓傳輸特性(1)IIH

(max)

：輸入高電平時的輸入電流的最大值，40μA。(2)IIL

(max)

：輸入低電平時的輸入電流的最大值，-1.6mA。(3)UIH

(min)

：輸入高電平的下限值，即開門電平UON，2.0V。(4)UIL(max)

：輸入低電平的上限值，即關(guān)門電平UOFF

，0.8V。(5)UOH

(min)

：輸出高電平的下限值，2.4V。(7)IOH

(max)

：高電平輸出電流（拉電流）的上限值，0.4mA。(8)IOL

(max)

：低電平輸出電流（灌電流）的上限值，-16mA。(6)UOL

(max)

：輸出低電平的上限值，0.4V。(9)VCC：電源電壓，（5±5%）V。TTL與非門的主要參數(shù)(以CT7400為例)(10)ICCH

，ICCL：輸出高、低電平時，電源供給的電流，給出最大值。(11)NO

：扇出系數(shù)，指帶同類門負載的個數(shù)，10。(12)tpd：平均傳輸時間，10ns.(13)fcp

：工作速度，25MHz。(14)UTH

：閾值電壓，與非門的開關(guān)狀態(tài)改變時，對應(yīng)輸入端的門檻電壓，1.4V。(15)RON

：開門電阻，與非門由關(guān)態(tài)變?yōu)殚_態(tài)時，其輸入端所接的電阻，典型值２ＫΩ。

(16)

ＲOFF：關(guān)門電阻，與非門由開態(tài)變?yōu)殛P(guān)態(tài)時，其輸入端所接的電阻，典型值０.９ＫΩ。

(17)UNH：輸入高電平時的噪聲容限.(18)UNL

：輸入低電平時的噪聲容限。噪聲容限

噪聲容限表示門電路的抗干擾能力。高電平噪聲容限UNH=UOH-UIH

，低電平噪聲容限UNL=UIL-UOL

。扇出系數(shù)平均傳輸延遲時間輸入波形50%輸出波形50%tpd1tpd2TTL與非門的輸入端所接電阻RI之值和由此產(chǎn)生的輸入電壓uI的關(guān)系稱為輸入端的負載特性。&RI“1”-+uIuO

當TTL與非門的輸入端串接的電阻RI≥RON時，相當于接入了高電平；而RI≤ROFF時，相當于接入了低電平。TTL與非門輸入端的負載特性2.TTL集電極開路門和三態(tài)門(a)(b)集電極開路“與非”門電路及其圖形符號1.電路及符號

集電極開路與非門外接開路

在實際使用中，普通TTL與非門的輸出端不允許直接相連線與邏輯圖

應(yīng)用

線與邏輯圖線與三態(tài)門(TSL)的電路圖和邏輯符號

三態(tài)輸出門(TSL)1.電路及符號0Y=AB1Y=Z(高阻）●●用三態(tài)門構(gòu)成總線結(jié)構(gòu)實現(xiàn)多路信號分時傳輸

應(yīng)用分時傳輸信號100A1B1××(1)

電源電壓（VCC）應(yīng)滿足在標準值5V+10%的范圍內(nèi)。

(2)TTL電路的輸出端所接負載，不能超過規(guī)定的扇出系數(shù)。(3)

注意TTL門多余輸入端的處理方法。

TTL集成門電路使用注意事項與非門多余輸入端的三種處理方法或非門多余輸入端的三種處理方法CMOS非門（1）uA＝0V時，TN截止，TP導通。輸出電壓uY＝VDD＝10V。（2）uA＝10V時，TN導通，TP截止。輸出電壓uY＝0V。2.2.2CMOS集成邏輯門電路CMOS其他門電路1.CMOS與非門2.CMOS或非門

3.CMOS傳輸門(TG)①C＝0、，即C端為低電平（0V）、端為高電平（＋VDD）時，TN和TP都不具備開啟條件而截止，輸入和輸出之間相當于開關(guān)斷開一樣。②C＝1、，即C端為高電平（＋VDD）、端為低電平（0V）時，TN和TP都具備了導通條件，輸入和輸出之間相當于開關(guān)接通一樣，uo＝ui。1、避免靜電損失

存放CMOS電路不能用塑料袋，要用金屬將管腳短接起來或用金屬盒屏蔽。工作臺應(yīng)該用金屬材料覆蓋并應(yīng)良好接地。焊接時，電烙鐵殼應(yīng)接地。2、多余輸入端的處理方法CMOS電路的輸入阻抗高，易受外界干擾的影響，所以CMOS電路的多余輸入端不允許懸空。多余輸入端應(yīng)根據(jù)邏輯要求接電源VDD(與非門、與門），或者接地（或非門、或門），再或與其他輸入端連接。CMOS集成電路使用注意事項

（1）TTL電路驅(qū)動CMOS電路CMOS與TTL門電路的連接（2）CMOS電路驅(qū)動TTL電路（1）對于各種集成電路，使用時一定要在推薦的工作條件范圍內(nèi)，否則將導致性能下降或損壞器件。（2）數(shù)字集成電路中多余的輸入端在不改變邏輯關(guān)系的前提下可以并聯(lián)起來使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。TTL電路多余的輸入端懸空表示輸入為高電平；但CMOS電路，多余的輸入端不允許懸空，否則電路將不能正常工作。（3）TTL電路和CMOS電路之間一般不能直接連接，而需利用接口電路進行電平轉(zhuǎn)換或電流變換才可進行連接，使前級器件的輸出電平及電流滿足后級器件對輸入電平及電流的要求，并不得對器件造成損害。TTL和CMOS邏輯門的使用及注意事項階段小結(jié)

利用二極管和三極管可構(gòu)成簡單的邏輯與門、或門和非門電路。目前普遍使用的數(shù)字集成電路基本上有兩大類，一類是雙極型數(shù)字集成電路，如TTL集成電路，另一類是MOS數(shù)字集成電路。CMOS邏輯門電路與TTL門電路相比，其優(yōu)點是功耗低，噪聲容限大，開關(guān)速度與TTL門電路相當。在TTL邏輯門電路中，為了實現(xiàn)線與的邏輯功能，可采用集電極開路門和三態(tài)門。第3章組合邏輯電路知識目標?

掌握組合邏輯電路的特點?

掌握常用組合邏輯器件（編碼器、譯碼器、數(shù)據(jù)選擇器/數(shù)據(jù)分配器、數(shù)值比較器、加法器）的概念和特點

技能目標?

會對組合邏輯電路進行分析，判斷其邏輯功能；

?

能夠?qū)M合邏輯電路進行設(shè)計，畫出其邏輯電路圖；

?

能根據(jù)集成芯片的功能表或時序圖獲悉芯片的功能、使用和引腳的接法；

?

能夠?qū)M合邏輯電路進行檢測。

任務(wù)分析

任務(wù)晶體三極管β值分選電路

用電壓比較器和譯碼器構(gòu)成晶體三極管β值四檔分選電路，β值分選范圍為：<100、100～200、200～300以及>300。

三檔分選可利用窗口比較器來實現(xiàn)；而N檔分選，除了采用N-1個比較器外，還需要用譯碼器將比較結(jié)果轉(zhuǎn)換成字段的顯示組合，用數(shù)碼管將分選結(jié)果顯示出來。

任務(wù)設(shè)計

任務(wù)實現(xiàn)

組合電路在某一時刻的穩(wěn)定輸出,僅僅取決于該時刻各個輸入信號的取值組合，而與電路的原態(tài)無關(guān)。3.1組合邏輯電路的分析與設(shè)計3.1.1概述

組合電路的特點

電路不含記憶單元。輸入到輸出之間沒有反饋回路。組合電路在結(jié)構(gòu)上是由各門電路組成的，常用的中規(guī)模集成組合電路一般設(shè)有擴展端和使能端。組合電路的描述方法主要有邏輯表達式、真值表、卡諾圖和邏輯圖等。

組合邏輯電路的分析就是根據(jù)給定的邏輯電路圖，通過分析得到其邏輯功能。

分析步驟

寫邏輯式列真值表分析并描述邏輯功能

已知邏輯圖化簡邏輯函數(shù)

3.1.2組合邏輯電路的分析

例題說明例：分析下圖所示邏輯電路的邏輯功能。（1）寫出邏輯式：（2）化簡邏輯函數(shù)（3）列出邏輯真值表同或邏輯（4）分析得出邏輯功能AB001010100111☉AB=1F

組合邏輯電路的設(shè)計就是根據(jù)給出的實際邏輯問題求出實現(xiàn)這一關(guān)系的邏輯電路。

設(shè)計步驟寫出邏輯式并化簡畫邏輯圖

已知邏輯要求列真值表邏輯抽象驗證是否會產(chǎn)生競爭冒險,如有,則修正3.1.3組合邏輯電路的設(shè)計

[例]有三個班學生上自習，大教室能容納兩個班學生，小教室能容納一個班學生，設(shè)計兩個教室是否開燈的邏輯控制電路，要求如下：解：(1)分析設(shè)計要求，列出真值表

確定輸入、輸出變量的個數(shù)，根據(jù)題目要求，設(shè)輸入變量為A、B、C分別表示三個班學生是否上自習，1表示上自習，0表示不上；輸出變量L和S分別表示大教室、小教室的燈是否亮，1表示亮，0表示不亮。

列出真值表如右表所示。(1)一個班學生上自習，開小教室的燈；(2)兩個班上自習，開大教室的燈；(3)三個班上自習，兩個教室都開燈。ABCLS000001010011100101110111000101

1001

10

10

11(2)利用卡諾圖化簡L和S，得最簡表達式(3)畫邏輯圖

競爭和冒險

組合電路中，若某個變量通過兩條以上途徑到達輸入端，由于每條路徑上的延遲時間不同，到達邏輯門的時間就有先有后，這種現(xiàn)象稱為競爭。

由于競爭，就有可能使真值表描述的邏輯關(guān)系受到短暫的破壞，在輸出端產(chǎn)生錯誤結(jié)果，這種現(xiàn)象稱為冒險。3.1.4組合邏輯電路的競爭與冒險1)競爭冒險現(xiàn)象及其產(chǎn)生原因產(chǎn)生競爭冒險的原因

在組合電路中，當輸入信號的狀態(tài)改變時，輸出端可能會出現(xiàn)不正常的干擾信號，使電路產(chǎn)生錯誤的輸出，這種現(xiàn)象稱為競爭冒險。產(chǎn)生競爭冒險的原因：主要是門電路的延遲時間產(chǎn)生的。干擾信號

冒險的分類

當邏輯函數(shù)中有形式出現(xiàn)，就會產(chǎn)生低電平窄脈沖，這種冒險稱為“0”型冒險。

當邏輯函數(shù)中有形式出現(xiàn)，就會產(chǎn)生高電平窄脈沖，這種冒險稱為“1”型冒險。判斷冒險的方法

1.

代數(shù)法

2.

卡諾圖法

卡諾圖中的卡諾圈相切則有競爭冒險，當卡諾圈相交或相離時均無競爭冒險產(chǎn)生。2)競爭冒險的消除

如果邏輯函數(shù)在一定條件下可以簡化成或這兩種形式時，則該組合邏輯電路存在冒險現(xiàn)象。例1:

判斷下列邏輯函數(shù)式是否存在冒險現(xiàn)象。解：

邏輯函數(shù)式中C有原變量和反變量，改變A、B的取值判斷是否出現(xiàn)冒險。當A=0，B=0時，Y=0，沒有冒險；當A=1，B=1時，有“0”冒險。因此，會出現(xiàn)“0”型冒險。代數(shù)法當A=1，B=0時，Y=C，沒有冒險；當A=0，B=1時，Y=C，沒有冒險；例2:

判斷下列邏輯函數(shù)式是否存在冒險現(xiàn)象。解：因此，會出現(xiàn)“0”型冒險?？ㄖZ圖法畫出相應(yīng)的卡諾圖兩個圈相切

因為窄脈沖一般是幾十納秒，所以在輸出端與地之間接入一個幾百皮法的電容，就可把窄脈沖吸收掉。2.修改邏輯設(shè)計1.接濾波電容

消除競爭冒險的方法

即增加冗余項

反映在卡諾圖中，就是將原來相切的兩個卡諾圈再用一個卡諾圈鏈起來將上例中的邏輯函數(shù)增加冗余項AB，變換為那么，當A=1，B=1時，Y會始終為1，不會因C的變化引起冒險。

例：判斷下式是否存在競爭冒險，若有，則消除之。有圈相切，則有競爭冒險增加冗余項，消除競爭冒險編碼

將具有特定含義的信息編成相應(yīng)二進制代碼的過程。

實現(xiàn)編碼功能的電路編碼器(即Encoder)

被編信號

二進制代碼

編碼器

3.2編碼器編碼器

二進制編碼器

二-十進制編碼器

一般編碼器

優(yōu)先編碼器

優(yōu)先編碼器

一般編碼器

（1）二進制編碼器3位二進制編碼器輸入8個互斥的信號輸出3位二進制代碼功能表

用n位二進制數(shù)碼對2n個輸入信號進行編碼的電路。輸入為4個信號，輸出為兩個代碼，則稱為4線-2線編碼器；此外還有8線-3線編碼器、16線-4線編碼器等。

邏輯表達式邏輯圖（2）二—十進制編碼器8421BCD碼編碼器輸入10個互斥的數(shù)碼輸出4位二進制代碼功能表

將0～9十個十進制數(shù)轉(zhuǎn)換為二進制代碼的電路，稱為二—十進制編碼器。最常見的二—十進制編碼器是8421碼編碼器。

邏輯表達式邏輯圖

為何要使用優(yōu)先編碼器？

一般編碼器輸入信號之間是互相排斥的，在任何時刻只允許一個輸入端請求編碼，否則輸出發(fā)生混亂。

優(yōu)先編碼器則允許多個輸入信號同時要求編碼。優(yōu)先編碼器的輸入信號有不同的優(yōu)先級別，多于一個信號同時要求編碼時，只對其中優(yōu)先級別最高的信號進行編碼。因此，在編碼時必須根據(jù)輕重緩急，規(guī)定好輸入信號的優(yōu)先級別。

允許同時輸入數(shù)個編碼信號，并只對其中優(yōu)先權(quán)最高的信號進行編碼輸出的電路。（3）優(yōu)先編碼器8線-3線優(yōu)先編碼器

在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的。設(shè)I7的優(yōu)先級別最高，I6次之，依此類推，I0最低。功能表輸入高電平有效輸出以原碼輸出邏輯表達式邏輯圖8線-3線優(yōu)先編碼器

如果要求輸出以反碼輸出、輸入低電平有效，只要在圖中的每一個輸出端和輸入端都加上反相器就可以了。（4）集成優(yōu)先編碼器集成3位二進制優(yōu)先編碼器74LS148集成3位二進制優(yōu)先編碼器74LS148的功能表輸入：邏輯0(低電平）有效輸出：反碼輸出使能輸入端，低電平有效。

使能輸出端，

ST=0時,YS=1表示有有效信號輸入。擴展輸出端,ST=0,表示編碼器工作;ST=1,表示編碼器不工作。3.3譯碼器

把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實現(xiàn)譯碼操作的電路稱為譯碼器。二進制代碼

與輸入代碼對應(yīng)的特定信息

譯碼器

譯碼器

二進制譯碼器

非二進制譯碼器

熒光顯示譯碼器

變量譯碼器

顯示譯碼器

液晶顯示譯碼器

按顯示材料

按顯示內(nèi)容

發(fā)光二極管譯碼器

文字譯碼器

數(shù)字譯碼器

符號譯碼器

（1）二進制譯碼器

設(shè)二進制譯碼器的輸入端為n個，則輸出端為2n個，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個輸出中只有一個為1（或為0），其余全為0（或為1）。n位

二進制代碼

2n位

譯碼輸出二進制譯碼器

74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7邏輯功能示意圖

3線－8線譯碼器

74LS138

3位二進制碼輸入端8個譯碼輸出端低電平有效。

使能端STA

高電平有效，

STB、STC低電平有效，即當

STA=1，

STB=STC=0時譯碼，否則禁止譯碼。0111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111××××011111111×××1×Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA輸出輸入74LS138

真值表允許譯碼器工作禁止譯碼

Y7~Y0由輸入二進制碼

A2、A1、A0的取值決定。011111111111111111010101010101010100010000000000輸出邏輯函數(shù)式Y(jié)0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1

二進制譯碼器能譯出輸入變量的全部取值組合，故又稱變量譯碼器，也稱全譯碼器。其輸出端能提供輸入變量的全部最小項。

二-十進制譯碼器的輸入是十進制數(shù)的4位二進制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個十進制數(shù)字相對應(yīng)的10個信號，用Y9～Y0表示。由于二-十進制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。(2)二—十進制譯碼器8421BCD碼譯碼器

把二-十進制代碼翻譯成10個十進制數(shù)字信號的電路，稱為二-十進制譯碼器。

將BCD碼的十組代碼譯成0-9十個對應(yīng)輸出信號的電路，又稱4線–10線譯碼器。

10個譯碼輸出端，低電平0有效。4線-10線譯碼器74LS42邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A274LS42A3

8421BCD碼輸入端，從高位到低位依次為A3、A2、A1和A0。111111111111111111111111011111111111111011111111111100111111111111110111111111110101偽碼011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸出輸入十進制數(shù)4線-10線譯碼器74LS42真值表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101偽碼01（3）顯示譯碼器

用來驅(qū)動各種顯示器件，從而將用二進制代碼表示的數(shù)字、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。

在數(shù)字系統(tǒng)中，經(jīng)常需要將數(shù)字或運算結(jié)果顯示出來，以便人們觀測查看。數(shù)碼顯示電路是數(shù)字系統(tǒng)的重要組成部分。

數(shù)碼顯示電路通常由譯碼器、顯示器等部分組成。

顯示譯碼器的輸出信號用以驅(qū)動顯示器件，顯示出0-9十個數(shù)字。數(shù)碼顯示電路通常由譯碼器、顯示器等部分組成。

這種顯示器由七段可發(fā)光的字段組合而成

{1}七段數(shù)碼顯示器件

半導體數(shù)碼顯示器（LED）

七段數(shù)碼顯示器液晶顯示器（LCD）

半導體數(shù)碼顯示器的優(yōu)點是工作電壓較低，體積小，壽命長，工作可靠性高，響應(yīng)速度快，亮度高。缺點是工作電流大，耗電大。

液晶顯示器的主要優(yōu)點是功耗極小，工作電壓低。缺點是顯示不夠清晰，響應(yīng)速度慢。YA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動器YYYYYYYA3a數(shù)碼顯示器bcdefgbcdefgabcdefga

數(shù)碼顯示譯碼器的結(jié)構(gòu)和功能示意0101a數(shù)碼顯示器bcdefgYA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動器YYYYYYYA3bcdefgabcdefga輸入BCD碼輸出驅(qū)動七段數(shù)碼管顯示相應(yīng)數(shù)字0001

數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱數(shù)碼管。常用的有半導體數(shù)碼顯示器(LED)和液晶顯示器(LCD)等。它們由七段可發(fā)光的字段組合而成。

七段半導體數(shù)碼顯示器(LED)

abcdefgDPagfCOMbcedCOMDPabcdefgDP

發(fā)光字段，由管腳a-g電平控制是否發(fā)光。小數(shù)點，需要時才點亮。顯示的數(shù)字形式主要優(yōu)點：字形清晰、工作電壓低、體積小、可靠性高、響應(yīng)速度快、壽命長和亮度高等。主要缺點：工作電流大，每字段工作電流約10mA。共陽接法

共陰接法

半導體數(shù)碼顯示器內(nèi)部接法COMCOMDPgfedcbaDPgfedcbaCOMCOMVCC+5V串接限流電阻

a~g和

DP為低電平時才能點亮相應(yīng)發(fā)光段。

a~g和

DP為高電平時才能點亮相應(yīng)發(fā)光段。

共陽接法數(shù)碼顯示器需要配用輸出低電平有效的譯碼器。

共陰接法數(shù)碼顯示器需要配用輸出高電平有效的譯碼器。RR共陽極共陰極4線

–7段譯碼器/

驅(qū)動器74LS48的邏輯功能示意圖A3A2A1A0YgYfYeYdYcYbYaRBILTBI/RBO74LS48{2}七段顯示譯碼器試燈輸入8421碼輸入端譯碼驅(qū)動輸出端，高電平有效。動態(tài)滅零

滅燈輸入/滅零輸出

輔助端功能1.用譯碼器實現(xiàn)組合邏輯函數(shù)

2.譯碼器的級聯(lián)(4)譯碼器的應(yīng)用解：(1)

根據(jù)邏輯函數(shù)選擇譯碼器例:

試用譯碼器和門電路實現(xiàn)邏輯函數(shù)：由于有A、B、C三個變量，選用3線-8線譯碼器74LS138(3)

根據(jù)譯碼器的輸出有效電平確定需用的門電路（2）令A(yù)2=A，A1=B，A0=C，代入函數(shù)表達式，化為最小項表達式74LS138輸出低電平有效

i=0~7(4)畫連線圖Y采用3

輸入與非門，其輸入取自

Y0、Y2、Y7。&74LS138的級聯(lián)3線-8線譯碼器擴展成4線-16線譯碼器

在多路數(shù)據(jù)傳輸過程中，經(jīng)常需要將其中一路信號挑選出來進行傳輸，這就需要用到數(shù)據(jù)選擇器。在數(shù)據(jù)選擇器中，通常用地址輸入信號來完成挑選數(shù)據(jù)的任務(wù)。如一個4選1的數(shù)據(jù)選擇器，應(yīng)有2個地址輸入端，它共有22=4種不同的組合，每一種組合可選擇對應(yīng)的一路輸入數(shù)據(jù)輸出。同理，對一個8選1的數(shù)據(jù)選擇器，應(yīng)有3個地址輸入端。其余類推。

3.4數(shù)據(jù)選擇器及數(shù)據(jù)分配器D0YD1D2D34

選

1

數(shù)據(jù)選擇器工作示意圖A1A0多路輸入一路輸出地址碼輸入10Y=D1D1

常用2選1、4選1、8選1和16選1等數(shù)據(jù)選擇器。

數(shù)據(jù)選擇器的輸入信號個數(shù)N與地址碼個數(shù)n的關(guān)系為

N=2n

數(shù)據(jù)選擇器

根據(jù)地址碼的要求，從多路輸入信號中選擇其中一路輸出的電路。又稱多路選擇器或多路開關(guān)。１.４選１數(shù)據(jù)選擇器功能表邏輯表達式地址變量輸入數(shù)據(jù)由地址碼決定從４路輸入中選擇哪１路輸出。

4選1數(shù)據(jù)選擇器

供選擇的電路并行輸入信號（數(shù)據(jù)輸入端）

為控制數(shù)據(jù)準確傳送的地址輸入信號（地址輸入端）

選通端或使能端

4選1數(shù)據(jù)選擇器(a)邏輯圖(b)符號圖74LS151STA2A1A0D0D7D6D5D4D3D2D1STYY

74LS151的邏輯功能示意圖8路數(shù)據(jù)輸入端地址信號輸入端互補輸出端使能端，低電平有效

８選１數(shù)據(jù)選擇器74LS151STA2A1A0D0D7D6D5D4D3D2D1STYY74LS151邏輯功能示意圖

ST

=

1

時禁止數(shù)據(jù)選擇器工作

ST

=

0

時，數(shù)據(jù)選擇器工作。選擇哪一路信號輸出由地址碼決定。8選

1數(shù)據(jù)選擇器74LS151真值表

D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2ST輸出輸入因為若A2A1A0=000，則因為若A2A1A0=010，則Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2ST輸出輸入74LS151輸出函數(shù)表達式1000000000100000Y=A2A1A0D0+A2A1A0D1+

A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+

A2A1A0D6+A2A1A0D7Y=

A2A1A0D0+A2A1A0D1+

A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+

A2A1A0D6+A2A1A0D7=

m0D0+

m1