高級(jí)篇基于matlabdds信號(hào)發(fā)生器頻率可調(diào)參考fpgadds設(shè)計(jì)

一、實(shí)驗(yàn)名稱：基于FPGADDS設(shè)計(jì)一個(gè)直接數(shù)字頻率合成一、實(shí)驗(yàn)名稱：基于FPGADDS設(shè)計(jì)一個(gè)直接數(shù)字頻率合成(DDS，DirectDigitalSynthesis)，DDS新型的頻率合成技術(shù)。DDSDACDDS本實(shí)驗(yàn)有三個(gè)輸入端口，88鍵，88個(gè)開關(guān)按鍵，系統(tǒng)時(shí)鐘輸入端8D/A的輸入端口。FPGA板上的時(shí)鐘頻率為50MHz105MHz再使用。1.DDSDDSDAC1：DDS1：DDS1DDSCPLD/FPGAMDDS輸出正(余)ROM中，內(nèi)部存有一個(gè)周期的正弦波信號(hào)的數(shù)字幅度信息，每個(gè)查找址信息映射成正(余)DAC的輸入端，DAC(LPF)，可得到一個(gè)頻譜純凈的DDSclk，NMN相加，把相加后的結(jié)果送至累M相加；另一方面將這個(gè)值作為取樣地址值送入幅度/相位轉(zhuǎn)換電路，此電D/A轉(zhuǎn)換器和低通濾波器將波形DDS輸出信號(hào)的頻率由下式?jīng)Q定：q=(2M2N)×clk2M代表基準(zhǔn)時(shí)鐘頻率)MDDS的頻率分辨率定義為：q=clk2N由于基準(zhǔn)時(shí)鐘一口（16個(gè)開關(guān)按鍵），8口（16個(gè)開關(guān)按鍵），8位數(shù)據(jù)輸出端口（D/A8位輸入端口），復(fù)位輸入端（接一個(gè)按鍵），分頻后的時(shí)鐘輸出（D/A的時(shí)鐘輸入）。（50MHZ）址地址，N=N+M；address=N+PN0；M位頻率控制字；address為尋址地址。模塊端口有：時(shí)鐘輸入端口（5MHz時(shí)入端口），地址輸出端口（rom模塊，8位）。址地址，N=N+M；address=N+PN0；M位頻率控制字；address為尋址地址。模塊端口有：時(shí)鐘輸入端口（5MHz時(shí)入端口），地址輸出端口（rom模塊，8位）。81928的正弦波形數(shù)字信號(hào)（255）%存儲(chǔ)單元數(shù)%8位%0~pi/2Sin值%以"wt"的形式打開,\n%sinrom.hexfprintf(fidc,'data_radix=分頻后時(shí)鐘romfprintf(fidc,'%d\n',round(125*sin(pi*(x-quartusMATLABrom應(yīng)的.Vrom模塊。本模塊的功能是通過傳送過來的地址，查找地址所fprintf(fidc,'%d\n',round(125*sin(pi*(x-quartusMATLABrom應(yīng)的.Vrom模塊。本模塊的功能是通過傳送過來的地址，查找地址所端口（8位）。分頻后